![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
ASIC design
robinyeung
嵌入式软件开发
展开
-
integrate third IP using vcs, dve and verdi
1. install verdi;2. install vcs, dve;3. write shell or perl script to call makefile4. write makefile to generate gtech library, to compile the corresponding .v5. sim原创 2015-02-16 18:01:03 · 1106 阅读 · 0 评论 -
vcs和verdi的联合仿真
环境配置首先搭建好vcs和Verdi都能工作的环境,主要有license问题,环境变量的设置。在220实验室的服务器上所有软件的运行环境都是csh。所以,所写的脚本也都是csh的语法。生成波形文件Testbench的编写若想用Verdi观察波形,需要在仿真时生成fsdb文件,而fsdb在vcs或者modelsim中的生成是通过两个系统调用$fsdbDumpfile转载 2015-02-16 17:57:15 · 7600 阅读 · 0 评论 -
VCS and DVE user guide
Compile:-f Specifies a file that contains a list of pathnames to source files and compile-time options.# vcs -R -gui -f Intro_Top.vcs# vim Intro_Top.vcs./TestBench.v./Int原创 2013-06-16 15:24:52 · 6383 阅读 · 0 评论 -
Verilog学习总结
1. 硬件描述语言:是一种用形式化方法来描述数字电路和系统的语言。2. 模块:描述接口和逻辑功能。3. 延时的用法:#(Min:Typ:Max)即:#(1:2:3)4. 10’D-20//错误—符号在位宽的前面(2+4)’b011000//错误位宽必须是常数5. 宏编译指令转载 2015-03-14 16:13:54 · 1264 阅读 · 0 评论 -
Vivado实现纯逻辑开发——从最简单的开始
Vivado实现纯逻辑开发——从最简单的开始-cuter的博客-AET电子技术应用网 网站首页博客小组网络教室欢迎游客 登录 注册 我的空间转载 2015-04-05 14:29:24 · 6639 阅读 · 1 评论 -
【博客大赛】AHB重点难点总结-绝对值得你看
AHB重点难点总结 编辑要给我加精华啊啊啊啊啊啊啊啊! 迄今为止最满意的难点和重点分析,下面的这些问题是很多人都会迷惑的地方,我是思考了很久,参考了许多论坛,问了我们老大得出的结论。 前言: 如果你之前看过一些总线或者类似总线的协议的话,那么你第一次看AHB协议可能感觉还行,不是很难,觉得都能看懂;如果你多看几遍或者看一遍去做转载 2016-02-23 14:43:09 · 12544 阅读 · 1 评论 -
VCS使用学习
最近在学习VCS,现将VCS的一些使用心得记录下来。 VCS是synopsys的仿真verilog的仿真器。基于linux系统。有命令行模式和图形化模式。图形化模式是用的dve。 以串口verilog代码使用为例,进行VCS使用说明。 简要说明下该串口功能。该串口工作在波特率为115200,无奇偶检验位。一位停止位。当使能转载 2015-03-14 19:01:00 · 15001 阅读 · 0 评论