VCS使用学习

最新推荐文章于 2024-07-24 17:12:23 发布
最新推荐文章于 2024-07-24 17:12:23 发布
阅读量1.5w 收藏 49
点赞数 4
分类专栏： ASIC design

vcs常用的命令选项:
  -cm line|cond|fsm|tgl|obc|path     设定coverage的方式
 
  +define+macro=value+       预编译宏定义

  -f filename             RTL文件列表

  +incdir+directory+         添加include 文件夹

  -I                 进入交互界面

  -l                 logfile文件名

  -P pli.tab             定义PLI的列表(Tab)文件

  +v2k                 使用推荐的标准

  -y                 定义verilog的库

  -notice               显示详尽的诊断信息

  -o                 指定输出的可执行文件的名字,缺省是sim.v

  + nospecify 不对 SPECIFY 模块进行时序检查和路径延时计算

  + notimingcheck 不进行时序检查；但是还是把path延时加入仿真中

Summary of vcs compile options:
-------------------------------
-ASFLAGS "opts"    pass 'opts' to the assembler
-B                 generate long call instructions in native assembly code (HP only)
-CC "opts"         pass 'opts' to C compiler
-CFLAGS "opts"     pass 'opts' to C compiler
-LDFLAGS "opts"    pass 'opts' to C compiler on load line only
-I                 enable interactive/postprocessing debugging capabilities
-ID                get host identification information
-M                 enable incremental compilation (see manual)
-Mupdate           enable incremental compilation and keep the Makefile up-to-date
-Marchive[=N]      create intermediate libs to reduce link line length; N objs per lib
-P plitab          compiles user-defined pli definition table 'plitab'
-PP                enable optimizer postprocessing capabilities for vcd+
-R                 after compilation, run simulation executable
-RI                after compilation, run simulation under xvcs (Implies -I)
-RIG               run simulation under xvcs without compiling (executable has to exist)
-RPP               run xvcs in postprocessing mode (requires file created by vcdpluson)
-V[t]              verbose mode; with 't', include time information
-as foo            use foo as the assembler
-cc foo            use foo as the C compiler
-cpp foo           use foo as the C++ compiler
-e <new_name>      specify the name of your main() routine.
                   (see manual section 7-11 for more details).
-f file            reads 'file' for other options
-gen_c             generate C code (for HP and Sun, default is -gen_obj)
-gen_asm           generate native assembly code (HP and Sun only)
-gen_obj           generate native object code (HP and Sun only)

-ld foo            use foo as the linker. (refer vcs manual for compatibility with -cpp option)
-line              enable single-stepping/breakpoints for source level debugging
-lmc-swift         include lmc swift interface
-lmc-hm            include lmc hardware modeler interface

-vera              add VERA 4.5+ libraries
-vera_dbind        add VERA 4.5+ libraries for dynamic binding
-location          display full pathname to vcs installation for this platform
-vhdlobj <name>    generate a vhdl obj for simulating in a vhdl design
-mixedhdl          include MixedHDL-1.0 interface
-mhdl              include MixedHDL-2.0 interface and library
-q                 quiet mode
-platform          display name of vcs installation subdirectory for this platform
-syslib 'libs'     specify system libraries (placed last on the link line) eg -lm
-o exec            name the executable simulation model 'exec' (default is 'simv')
-u                 treat all non text string characters as uppercase
-v file            search for unresolved module references in 'file'
-y libdir          search for unresolved module references in directory 'libdir'
+acc               enable pli applications to use acc routines (see manual)
+ad                include anlog simulation interface and library
+adfmi="files"     ADFMI support for vcs-ace
+cliedit           enable command line edit/recall (see doc/readline.ps)
+cli               enable command line interactive debugging (see manual)
+cmod              Enabling cmodule feature
+cmodext+cmodext   Changing cmodule extension to cmodext
+cmodincdir+cmoddir   Cmodule Include directory
+cmoddefine+macro  define cmodule source 'macro' in the form of XX=YY
+define+macro      define hdl source 'macro' to have value "macro"
+plusarg_save      hardwire the plusargs, which follow this flag, into simv
+plusarg_ignore    turn off +plusarg_save
+prof              tells vcs to profile the the design and generate vcs.prof file

+race              tells vcs to generate a report of all race conditions during simulation
                   and write this report in the race.out file
+rad+1             enable level 1 radiant optimizations (See Release Notes)
+rad+2             enable level 2 radiant optimizations (See Release Notes)
+libext+lext       use extension 'lext' when searching library directorys
+librescan         search from beginning of library list for all undefined mods
+incdir+idir       for `include files, search directory 'idir'
+nospecify         suppress path delays and timing checks
+notimingchecks    suppress timing checks
+optconfigfile+foo use 'foo' as the optimization config file (See Release Notes)
+vcsd              enable the VCS Direct sim kernel interface
 
-cmhelp            enable CoverMeter help. CoverMeter should be installed
                   and environment variable CM_HOME should be set.
-cm                enable VCS to first run cmSource to instrument the
                   Verilog source files on the command line, and then to
                   compile the instrumented source files
-cm_all            enable VCS to link CoverMeter into the VCS executable in a  way that enables line, condition, and FSM coverage and establishes the direct link. Enabling all types of coverage and the direct link is the default condition when you  include the -cm option so you can omit this option
-cm_lineonly       enable VCS to link CoverMeter into the VCS executable in a way that only enables line coverage when it also establishes the direct link. Use this option for faster simulation and when you only need line coverage

-debug_all 是调试用的，如果要进行调试，就要加这个命令

           最近在学习VCS，现将VCS的一些使用心得记录下来。

           VCS是synopsys的仿真verilog的仿真器。基于linux系统。有命令行模式和图形化模式。图形化模式是用的dve。

            以串口verilog代码使用为例，进行VCS使用说明。

            简要说明下该串口功能。该串口工作在波特率为115200，无奇偶检验位。一位停止位。当使能信号有效，就将8位数据发送出去，输出结束后，在将该数据读回来。即自发自收。

测试代码如下：


1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
module ceshi_uart_test;
// Inputs
reg clk;
reg rst_n;
reg [7:0] in_data;
reg w_en;
// Outputs
wire [7:0] data;
wire tx_free;
wire rx_free;
// Instantiate the Unit Under Test (UUT)
ceshi_uart uut (
.clk(clk),
.rst_n(rst_n),
.in_data(in_data),
.w_en(w_en),
.data(data),
.tx_free(tx_free),
.rx_free(rx_free)
);
always #1 clk = ~clk;
initial begin
// Initialize Inputs
clk = 0;
rst_n = 0;
in_data = 8'h53 ;
w_en = 0;
// Wait 100 ns for global reset to finish
#100 rst_n = 1;
#50 w_en = 1;
#5 w_en = 0;
@(tx_free)
#50 w_en = 1;
#5 w_en = 0;
// Add stimulus here
#100 $ finish ;
end
endmodule

顶层模块代码：

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
module ceshi_uart(
input clk,
input rst_n,
input [7:0] in_data,
input w_en,
output [7:0] data,
output tx_free,
output rx_free
);
wire band_tick;
wire [1:0] rx_state;
wire [1:0] tx_state;
wire txd_data;
bandrate_generate //波特率产生模块。产生波特率时钟的16倍时钟
#(
.bandrate(19200) //波特率
)bandrate_generate_1
(
.clk(clk),
.rst_n(rst_n),
.state(rx_state|tx_state),
.band_tick(band_tick)
);
uart_rx uart_rx_1 ( //接收模块
.clk(clk),
.rst_n(rst_n),
.rxd_data(txd_data),
.band_tick(band_tick),
.free(rx_free),
.data(data),
.rx_state(rx_state)
);
uart_tx uart_tx_1( //发送模块
.clk(clk),
.rst_n(rst_n),
.w_en(w_en),
.band_tick(band_tick),
.send_data(in_data),
.free(tx_free),
.txd_data(txd_data),
.tx_state(tx_state)
);
Endmodule

波特率产生模块

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
module bandrate_generate
#(
parameter bandrate = 9600
)
(
input clk,
input rst_n,
input [1:0] state,
output band_tick
);
//此处initial语句是可以综合的，因为是预先计算的。
/************* initial the bandrate *******************/
reg [9:0] bandrate_number ;
initial
begin
case ( bandrate )
4800:
bandrate_number = 650;
9600:
bandrate_number = 325;
14400:
bandrate_number = 216;
19200:
bandrate_number = 162;
38400:
bandrate_number = 80;
56000:
bandrate_number = 55;
115200:
bandrate_number = 26;
default :
bandrate_number = 352;
endcase
end
/************* end initial bandrate ****************/
localparam idle = 2'd0 ;
reg [9:0] bandrate_cnt ;
always @( posedge clk ) begin
if ( !rst_n )
begin
bandrate_cnt <= 0;
end
else
begin
if ( state == idle || bandrate_cnt == bandrate_number )
bandrate_cnt <= 0;
else
bandrate_cnt <= bandrate_cnt + 1'b1 ;
end
end
assign band_tick = (bandrate_cnt == bandrate_number);
endmodule 


接收数据模块

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
module uart_rx(
//input signal
input clk,
input rst_n,
input rxd_data,
input band_tick,
//output signal
output reg free,
output reg [7:0] data,
output [1:0] rx_state,
output reg finish
);
localparam idle = 2'd0 ;
localparam start = 2'd1 ;
localparam receive = 2'd2 ;
localparam stop = 2'd3 ;
reg [1:0] state;
reg [1:0] state_next;
reg [7:0] rx_data;
reg [7:0] rx_data_next;
reg [3:0] n_reg;
reg [3:0] n_next;
reg [3:0] cnt_reg;
reg [3:0] cnt_next;
always @( posedge clk ) begin
if ( !rst_n )
begin
state <= idle;
n_reg <= 0;
cnt_reg <= 0;
rx_data <= 0;
end
else
begin
state <= state_next;
n_reg <= n_next;
cnt_reg <= cnt_next;
rx_data <= rx_data_next;
end
end
always @ * begin
n_next = n_reg;
cnt_next = cnt_reg;
state_next = state;
rx_data_next = rx_data;
finish = 0;
free = 0;
case ( state )
idle:
begin
free = 1;
if ( ~rxd_data )
begin
state_next = start;
cnt_next = 0;
end
end
start:
begin
if ( band_tick )
if ( cnt_reg == 15 )
begin
state_next = receive;
rx_data_next = 0;
cnt_next = 0;
n_next = 0;
end
else
cnt_next = cnt_reg + 1'b1 ;
end
receive:
begin
if ( band_tick )
begin
if ( cnt_reg == 7 )
rx_data_next = {rxd_data,rx_data[7:1]};
if ( cnt_reg == 15 )
begin
cnt_next = 0;
if ( n_reg == 7 )
begin
state_next = stop ;
end
else
n_next = n_reg + 1'b1 ;
end
else
cnt_next = cnt_reg + 1'b1 ;
end
end
stop :
begin
if ( band_tick )
if ( cnt_reg == 15 )
begin
cnt_next = 0;
state_next = idle;
finish = 1;
end
else
cnt_next = cnt_reg + 1'b1 ;
end
default :
state_next = idle;
endcase
end
always @( posedge clk ) begin
if ( !rst_n )
data <= 0;
else
begin
if ( state == stop )
data <= rx_data;
else
data <= data;
end
end
assign rx_state = state;
endmodule

发送数据模块

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
module uart_tx
(
input clk,
input rst_n,
input w_en,
input [7:0] send_data,
input band_tick,
output reg free,
output reg txd_data,
output [1:0] tx_state
);
// define serial_port state
localparam idle = 2'd0 ;
localparam start = 2'd1 ;
localparam send = 2'd2 ;
localparam done = 2'd3 ;
reg [1:0] state;
reg [1:0] state_next;
reg [3:0] n_reg;
reg [3:0] n_next;
reg [3:0] cnt_reg;
reg [3:0] cnt_next;
always @( posedge clk ) begin
if ( !rst_n )
begin
state <= idle;
n_reg <= 0;
cnt_reg <= 0;
end
else
begin
state <= state_next;
n_reg <= n_next;
cnt_reg <= cnt_next;
end
end
always @ * begin
state_next = state;
n_next = n_reg;
cnt_next = cnt_reg;
free = 0;
case ( state )
idle:
begin
txd_data = 1;
free = 1;
if ( w_en )
begin
state_next = start;
end
end
start:
begin
txd_data = 0;
if ( band_tick )
begin
if ( cnt_reg == 15 )
begin
state_next = send;
n_next = 0;
cnt_next = 0;
end
else
begin
cnt_next = cnt_reg + 1'b1 ;
end
end
end
send:
begin
txd_data = send_data[n_reg];
begin
if ( band_tick )
begin
if ( cnt_reg == 15 )
begin
cnt_next = 0;
if ( n_reg == 7 )
state_next = done;
else
n_next = n_reg + 1'b1 ;
end
else
cnt_next = cnt_reg + 1'b1 ;
end
end
end
done:
begin
txd_data = 1;
if ( band_tick )
begin
if ( cnt_reg == 15 )
begin
cnt_next = 0;
state_next = idle;
end
else
cnt_next = cnt_reg + 1'b1 ;
end
end
default :
state_next = idle;
endcase
end
assign tx_state = state;
endmodule

          下面开始进行VCS仿真。

          VCS要使用图形化界面dve，必须得先编译得到vpd文件，才能dve看波形。

          首先是编译verilog文件。

          主要命令如下

                vcs verilog文件 [-y 搜索路径 +libext+.v -debug_all –ncli]

          其中 []中的选项是可选的。

-y 搜索路径 是指定编译的verilog代码在什么路径下

+libext+.v 是指该路径下所有的后缀为.v的文件

-debug_all 是调试用的，如果要进行调试，就要加这个命令。

-ncli 是命令行ncli调试。

以上是主要的可选项，其余的自行百度。

                                                         clip_image002

          我的文件目录如上所示，测试代码在当前目录下，其余的调用的模块代码在rtl目录下。

           所以，要编译。用如下命令：

                                         vcs ceshi_uart_test.v -y ./rtl +libext.+v

           就进行编译了。-y的作用就是指定搜索路径，因为有可能我们的verilog代码不都是在当前目录下，而是在一个文件夹里面。这样就可以用-y指定该文件夹，这样vcs编译的时候，就会去该目录下去寻找verilog文件。而+libext+.v是指在该搜索路径下，将顶层模块中用到的例化模块都给包括进来。

如果所有的verilog文件都在当前目录下，那么可直接执行

                              vcs a.v b.v c.v …… （注意，testbench要放在最前面，因为testbench中有`timescale）

如果只是 vcs ceshi_uart_test.v –y ./rtl 就会有如下错误

                                             clip_image004

         提示测试文件中的例化模块找不到。

                                            clip_image006

编译完成后，会在当前目录下，生成一个simv文件。 这个文件是一个可执行文件，执行这个文件，就可以看到我们的仿真结果。以文本显示。

命令是 ./simv

                                            clip_image008

            因为在testbench中没有写显示内容，所以仿真结果是看不到显示结果的。

            可以用dve查看波形。

命令 ./simv –gui

                                            clip_image010

             可以看到会有错误，这是因为没有生成vpd文件。VCS的dve是执行vpd文件的。直接vcs verilog文件 是不会产生vpd文件的。要加一个-debug_all或者-debug或者-debug_pp 命令。不过推荐用-debug_all,因为这个可以加断点。

              即                                 vcs ceshi_uart_test.v -y ./rtl +libext.+v -debug_all

                    然后在 ./simv –gui

                                             clip_image012

就打开了dve。同时在当前目录下，产生了inter.vpd文件。

接下来的操作和一般的verilog仿真软件是一样的。选中信号加入到波形中，然后开始仿真。就可以看到波形了。

clip_image014clip_image016

 

开始仿真。就可以看到波形了。

接下来是命令行调试。

命令行调试不用看波形，用命令，执行仿真，观看信号。命令行仿真是在ucli中进行的。所以在编译命令中，要加入-ucli。

使用命令行调试，可在testbench中加入$stop语句。这样仿真可以在该处停下来，这样可以查看各个信号的值。

如我再testbench中加入两个$stop语句。

                                  clip_image018

执行命令              vcs ceshi_uart_test.v -y ./rtl +libext.+v -debug_all –ucli –R

-R 表示编译后立即执行。

不加这个选项 那执行完上个命令后，在执行命令./simv –ucli 才启动ucli调试。

                                             clip_image020

显示ucli就表示进入ucli调试了。

ucli中有一些常用命令，

scope 显示当前的顶层模块

          scope u1 就表示进入到当前顶层模块的u1模块，同时将u1模块设置为顶层模块

          scope –up 回到目前顶层模块的上一层。

          scope可以用来选择不同的模块，以此来显示不同的信号。因为show是显示当前顶层的信号以及子模块

          show 显示当前顶层模块的信号以及子模块

                    show 信号 –value -radix hex/bin/dec 显示信号的值 以特定的进制显示。

run 运行仿真

          run 一直运行，直到遇到$stop或者设置的断点

         run time 运行多少时间停止（不推荐）

         run -posedge 信号 运行到信号的上升沿停止

         run -negedge 信号 运行到信号的下降沿停止

         run -change 信号 信号有变化时停止

stop 设置断点

          stop 显示断点

          stop –posedge 信号 在信号的上升沿设置断点

          stop -negedge 信号 在信号的下降沿设置断点

          stop -condition {信号表达式} 信号表达式为真的地方设置断点

          stop -delete 断点值 删除断点值的断点

restart 重新开启ucli调试模式

-h 帮助命令

命令后面接 –h 显示当前命令的帮助

如 scope –h 显示

                                         clip_image022

接下来就开始调试

                                            clip_image024

首先scope命令，显示当前顶层为ceshi_uart_test，即我们的testbench模块。

第二个命令 show 显示当前模块下有哪些信号和子模块。可看出，有7个信号，和一个子模块uut。即我们例化的uart_top模块。

第三个命令 show –value 显示信号的值，以16进制显示，因为还没有开始运行，所以信号的值都是x。不定值。

第四个命令 scope uut 进入到uut子模块。当前的顶层模块为uut

第五个命令 show 显示当前顶层模块uut的信号以及子模块，这里有11个信号，3个子模块。

执行scope –up 回到顶层模块。

                                                clip_image026

第六个命令 run命令 在56行有$stop，所以在该处，仿真暂停。

第七个命令 show命令 显示信号的值 因为有些值还没有初始化，所以显示为x。

第八个命令 show命令 显示子模块uut中的信号。调用模块中的信号是用 . 调用的。

                                                clip_image028

第九个命令 设置断点1 在clk的上升沿设置断点1

第十个命令 设置断点2 在clk的下降沿设置断点2

第十一个命令 设置断点3 在rst为1 设置断点3

第十二个命令 显示断点 设置了三个断点，这里就显示3个断点

第十三个命令 删除断点2 删除在clk下降沿设置的断点2

第十四个命令 显示断点 删除掉了断点2 这里就显示断点1和3

断点设置好后，接下来就run，show 看信号就可以了。

使用restart可以重新开始调试。即仿真时刻回到0时刻。

每次show –value 比较麻烦，可以使用 alias var show –value 用var代替show –value。

如果show –value 信号 就可以 var 信号

以上就是我目前学习到VCS的一些使用心得。当然VCS还有其他的一些命令，由于还没有接触到，这里也没有提到。


copy from http://blog.chinaaet.com/detail/36105

robinyeung
关注
  • 4
    点赞
  • 踩
  • 49
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
VCS常用的编译和仿真选项详细说明
打工人的天堂
05-27 9908
VCS仿真命令详解
vcs中pli的使用
03-10
介绍了VCS怎么使用PLI,非常不错的资料哦
前仿xprop
最新发布
Shu_0223的博客
07-24 289
使前仿结果更接近后仿中x态传播的情况，在前仿中尽早发现未初始化寄存器对电路逻辑的影响。
vcs常见用法
weixin_43380758的博客
09-15 1149
实际上这是按照VCS实际运行过程来划分步骤的，VCS运行的过程是将编译通过的文件临时存储，然后通过细化成为可执行的文件.simv，最后通过执行.simv文件即可完成文件的编译与仿真。注意：incdir文件的时候，只能包含文件夹下的文件，而不包括下级文件夹的内容（如果要包含下级文件夹的内容，需要写+incdir+uvm/{test，test/basic_test}，这样就包括了uvm下test文件中的文件，同时包含了uvm下test下basic_test中的文件）Makefile中:=, =,?
VCS工具的基本使用（一）
热门推荐
Junluoyu的博客
10-31 2万+
VCS是在linux下面用来进行仿真看波形的工具，类似于windows下面的modelsim以及questasim等工具，以及quartus、vivado仿真的操作。 1.vcs的基本指令 vcs的常见指令后缀 指令 含义 -l readme.log 用于将编译产生的信息放在log文件内 +v2k 是使VCS兼容verilog 2001以前的标准 -debug_all 用于产生debug所需的文件 -f verilog_file.f 可将.f文件里的源码全部编译 -R 编译后
IC开发——VCS基本用法
飞鹤的程序员人生
05-28 3271
VCS是编译型verilog仿真器，处理verilog的源码过程如下：VCS先将verilog/systemverilog文件转化为C文件，在linux下编译链接生成可执行文件，在linux下运行simv即可得到仿真结果。VCS使用步骤，先编译verilog源码，再运行可执行文件：编译命令的格式：vcs sourcefile [compile_time_option] （编译选项用来控制编译过程）执行仿真命令格式：./simv [run_time_option]
新手教程01：逻辑仿真工具VCS的基础使用
weixin_43414549的博客
11-27 9646
基础的vcs的使用方法——图形化界面操作，适合初学者和小白。
VCS使用中文教程,vcs怎么使用,LINUX
09-10
通过学习本教程中的内容，你将能初步掌握Linux环境下的VCS使用，尤其是Git的基本操作。持续实践和深入理解VCS的工作原理，将有助于提升你的开发效率和团队协作能力。请参考提供的“VCS使用中文教程.pdf”文件，以...
VCS使用中文教程.pdf
03-25
- 界面友好，易于使用和学习。 - 支持扩展，可以通过插件增强功能。 - 具有强大的图形用户界面。 ### VCS在实际项目中的应用 1. **源代码管理** - 管理软件源代码是VCS的主要用途。 2. **文档管理** - 对于...
VCS学习笔记（三）----Makefile基本编译
03-26
本篇学习笔记将深入探讨Makefile的使用和基本编译流程。 Makefile是Unix/Linux系统中用于自动化构建、测试和部署程序的文本文件。它定义了一系列规则，描述了如何从源代码生成可执行文件或其他目标文件。通过运行`...
VCS使用中文教程,vcs怎么使用,LINUX源码.zip
10-10
VCS，全称为Version Control System...通过学习这个“VCS使用中文教程”，你将能够更好地理解和应用VCS，尤其是Git，来管理和协作Linux源码项目。记得实践是检验真理的唯一标准，多动手操作，你将更快地成为VCS的专家。
vcs命令
08-02
vcs命令
VCS简明使用教程
09-04
VCS简明使用教程：编译，仿真，调试，覆覆盖率分析...等
VCS常用的命令
09-20
该文档是VCS的一些常用命令，由于这方面的文档不是很好找，因此上传改命令文档，以帮助有需要的人！
VCS中的DPI和PLI
小菜鸡
03-09 1887
vcs仿真中DPI和PLI的作用, 以及二者的区别
VCS编译选项
optimistic striver的博客
04-13 8384
VCS对verilog模型进行仿真包括两个步骤：1. 编译verilog文件成为一个可执行的二进制文件命令为：vcs source_files2. 运行该可执行文件：./simv类似于NC, 也有单命令行的方式：vcs source_files -R （-R 命令表示, 编译后立即执行）。vcs常用的命令选项如下：-debug_all 使用DVE 或者 ucli 调试模式，必须加参数-debug或...
vs和gcc中命令行方式添加宏定义
tsh123321的博客
05-27 2939
VS中添加预处理宏的方法： 除了在.c及.h中添加宏定义之外，还可以采用如下方法添加宏定义： 1、若只需要定义一个宏(如#define DEBUG)，可以右键点击工程-->属性-->c/c++-->预处理器-->预处理器定义，点击下拉框中的编辑，输入想要定义的宏； 2、如果还需要定义宏的内容(如#define inline __inline)，可以右键点击工程-->属性-->c/
VCS +vcs+initreg使用经验汇总
develop2006的博客
05-18 9340
initreg功能的目的 初始化操作只是针对Verilog代码，这个功能的目的在于减少门级仿真时初始化的时间，避免门级仿真时X的传播，导致逻辑行为异常。 常用选项 Compile time: +vcs+initreg+random +vcs+initreg+config+initfile Runtime: +vcs+initreg+0/1/random/seed +vcs+initreg+config+initfile +vcs+initreg+random模式 | | | |–|–| | |.
vcs verdi学习
08-09
此外，VCS Verdi还提供了直观和易于使用的波形查看工具。设计工程师可以通过图形化界面查看信号波形和时序关系，以便更好地理解和分析设计的行为。该工具还支持交互式调试和断点设置，帮助工程师快速定位和修复问题...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值