信号完整性100条经验法则

随着现代数字电子系统突破1GHz的壁垒,PCB板级设计和IC封装设计必须都要考虑到信号完整性和电气性能问题。 凡是介入物理设计的人都可能会影响产品的性能。所有的设计师都应该了解设计如何影响信号完整性,至少能够和信号完整性专业的工程师进行技术上的沟通。 当快速地得到粗略的结果比以后得到精确的结果更重要时,我们就使用经验法则。

 
经验法则只是一种大概的近似估算,它的设计目的是以最小的工作量,以知觉为基础找到一个快速的答案。经验法则是估算的出发点,它可以帮助我们区分5或50,而且它能帮助我们在设计的早期阶段就对设计有较好的整体规划。
 
估计信号完整性效应  
经验法则100条
 
1、信号上升时间约是时钟周期的10%,即1/10x1/Fclock。例如100MHZ 使中的上升时间大约是1NS.
 
2、理想方波的N 次谐波的振幅约是时钟电压副值的2/(N 派)倍。例如,1V时钟信号的第一次谐波幅度约为0.6V,第三次谐波的幅度约是0.2V。
 
3、信号的带宽和上升时间的关系为:BW=0.35/RT。例如,如果上升时间是1NS,则带宽是350MHZ。如果互连线的带宽是3GHZ,则它可传输的最短上升时间约为0.1NS。
 
4、如果不知道上升时间,可以认为信号带宽约是时钟频率的5 倍。
 
5、LC 电路的谐振频率是5GHZ/sqrt(LC),L 的单位为NH,C 的单位为PF。
 
6、在400MHZ 内,轴向引脚电阻可以看作理想电阻;在2GHZ 内,SMT0603电阻可看作理想电阻。
 
7、轴向引脚电阻的ESL(引脚电阻)约为8NH,SMT 电阻的ESL 约是1.5NH。
 
8、直径为1MIL 的近键合线的单位长度电阻约是1 欧姆/IN。
 
9、24AWG 线的直径约是20MIL,电阻率约为25 毫欧姆/FT。
 
10、 1 盎司桶线条的方块电阻率约是每方块0.5 豪欧姆。
 
11、 在10MHZ 时,1 盎司铜线条就开始具有趋肤效应。
 
12、 直径为1IN 球面的电容约是2PF。
 
13、 硬币般大小的一对平行板,板间填充空气时,他们间的电容约为1PF。
 
14、 当电容器量板间的距离与板子的宽度相当时,则边缘产生的电容与平行板形成的产生的电容相等。例如,在估算线宽为10MIL、介质厚度为10MIL的微带线的平行板电容时,其估算值为1PF/IN,但实际的电容约是上述的两倍,也就是2PF/IN。
 
15、 如果问对材料特性一无所知,只知道它是有机绝缘体,则认为它的介电常数约为4。
 
16、 1 片功率为1W 的芯片,去耦电容(F)可以提供电荷使电压降小于小于5%的时间(S)是C/2。
 
17、 在典型电路板钟,当介质厚度为10MIL 时,电源和地平面间的耦合电容是100PF/IN 平方,并且它与介质厚度成反比。
 
18、 如果50 欧姆微带线的体介电常数为4,则它的有效介电常数为3。
 
19、 直径为1MIL 的圆导线的局部电感约是25NH/IN 或1NH/MM。
 
20、 由10MIL 厚的线条做成直径为1IN 的一个圆环线圈,它的大小相当于拇指和食指围在一起,其回路电感约为85NH。
 
21、 直径为1IN 的圆环的单位长度电感约是25NH/IN 或1NH/MM。例如,如果封装引线是环形线的一部分,且长为0.5IN,则它的电感约是12NH。
 
22、 当一对圆杆的中心距离小于它们各自长度的10%时,局部互感约是各自的局部互感的50%。
 
23、 当一对圆杆中心距与它们的自身长度相当时,它们之间的局部互感比它们各自的局部互感的10%还要少。
 
24、 SMT 电容(包括表面布线、过孔以及电容自身)的回路电感大概为2NH,要将此数值降至1NH 以下还需要许多工作。
 
25、 平面对上单位面积的回路电感是33PHx 介质厚度(MIL)。
 
26、 过孔的直径越大,它的扩散电感就越低。一个直径为25MIL 过孔的扩散电感约为50PH。
 
27、 如果有一个出沙孔区域,当空闲面积占到50%时,将会使平面对间的回路电感增加25%。
 
28、 铜的趋肤深度与频率的平方跟成反比。1GHZ 时,其为2UM。所以,10MHZ 时,铜的趋肤是20UM。
 
29、 在50 欧姆的1 盎司铜传输线中,当频率约高于50MHZ 时,单位长度回路电感为一常数。这说明在频率高于50MHZ 时,特性阻抗时一常数。
 
30、 铜中电子的速度极慢,相当于蚂蚁的速度,也就是1CM/S。
 
31、 信号在空气中的速度约是12IN/NS。大多数聚合材料中的信号速度约为6IN/NS。
 
32、 大多数辗压材料中,线延迟1/V 约是170PS/IN。
 
33、 信号的空间延伸等于上升时间X 速度,即RTx6IN/NS。
 
34、 传输线的特性阻抗与单位长度电容成反比。
 
35、 FR4 中,所有50 欧姆传输线的单位长度电容约为3.3PF/IN。
 
36、 FR4 中,所有50 欧姆传输线的单位长度电感约为8.3NH/IN。
 
37、 对于FR4 中的50 欧姆微带线,其介质厚度约是线宽的一半。
 
38、 对于FR4 中的50 欧姆带状线,其平面间的间隔时信号线线宽的2倍。
 
39、 在远小于信号的返回时间之内,传输线的阻抗就是特性阻抗。例如,当驱动一段3IN 长的50 欧姆传输线时,所有上升时间短与1NS 的驱动源在沿线传输并发生上升跳变时间内感受到的就是50 欧姆恒定负载。
 
40、 一段传输线的总电容和时延的关系为C=TD/Z0。
 
41、 一段传输线的总回路电感和时延的关系为L=TDxZ0。
 
42、 如果50 欧姆微带线中的返回路径宽度与信号线宽相等,则其特性阻抗比返回路径无限宽时的特性阻抗高20%。
 
43、 如果50 欧姆微带线中的返回路径宽度至少时信号线宽的3 倍,则其特性阻抗与返回路径无限宽时的特性阻抗的偏差小于1%。
 
44、 布线的厚度可以影响特性阻抗,厚度增加1MIL,阻抗就减少2欧姆。
 
45、 微带线定部的阻焊厚度会使特性阻抗减小,厚度增加1MIL,阻抗减少2欧姆。
 
46、 为了得到精确的集总电路近似,在每个上升时间的空间延伸里至少需要有3.5 个LC 节。
 
47、 单节LC 模型的带宽是0.1/TD。
 
48、 如果传输线时延比信号上升时间的20%短,就不需要对传输线进行端接。
 
49、 在50 欧姆系统中,5 欧姆的阻抗变化引起的反射系数是5%。
 
50、 保持所有的突变(IN)尽量短于上升时间(NS)的量值。
 
 51、 远端容性负载会增加信号的上升时间。10-90 上升时间约是(100xC)PS,其中C 的单位是PF。
 
52、 如果突变的电容小于0.004XRT,则可能不会产生问题。
 
53、 50 欧姆传输线中拐角的电容(Ff)是线宽(MIL)的2 倍。
 
54、 容性突变会使50%点的时延约增加0.5XZ0XC。
 
55、 如果突变的电感(NH)小于上升时间(NS)的10 倍,则不会产生问题。
 
56、 对上升时间少于1NS 的信号,回路电感约为10NH 的轴向引脚电阻可能会产生较多的反射噪声,这时可换成片式电阻。
 
57、 在50 欧姆系统中,需要用4PF 电容来补偿10NH 的电感。
 
58、 1GHZ 时,1 盎司铜线的电阻约是其在DC 状态下电阻的15 倍。
 
59、 1GHZ 时,8MIL 宽的线条的电阻产生的衰减与介质此材料产生的衰减相当,并且介质材料产生的衰减随着频率变化得更快。
 
60、 对于3MIL或更宽的线条而言,低损耗状态全是发生在10MHZ频率以上。在低损耗状态时,特性阻抗以及信号速度与损耗和频率无关。在常见的级互连中不存在由损耗引起的色散现象。
 
61、 -3DB 衰减相当于初始信号功率减小到50%,初始电压幅度减小到70%。
 
62、 -20DB 衰减相当于初始信号功率减小到1%,初始电压幅度减小到10%。
 
63、 当处于趋肤效应状态时,信号路径与返回路径的单位长度串联约是(8/W)Xsqrt(f)(其中线宽W:MIL;频率F:GHZ)。
 
64、 50 欧姆的传输线中,由导体产生的单位长度衰减约是36/(Wz0)DB/IN。
 
65、 FR4 的耗散因子约是0.02。
 
66、 1GHZ 时,FR4 中由介质材料产生的衰减约是0.1DB/IN,并随频率线性增加。
 
67、 对于FR4 中的8MIL 宽、50 欧姆传输线,在1GHZ 时,其导体损耗与介质材料损耗相等。
 
68、 受损耗因子的制约,FR4 互连线(其长是LEN)的带宽约是30GHZ/LEN。
 
69、 FR4 互连线可以传播的最短时间是10PS/INxLEN。
 
70、 如果互连线长度(IN)大于上升时间(NS)的50 倍,则FR4 介质板中由损耗引起的上升边退化是不可忽视的。
 
71、 一对50 欧姆微带传输线中,线间距与线宽相等时,信号线间的耦合电容约占5%。
 
72、 一对50 欧姆微带传输线中,线间距与线宽相等时,信号线间的耦合电感约占15%。
 
73、 对于1NS 的上升时间,FR4 中近端噪声的饱和长度是6IN,它与上升时间成比例。
 
74、 一跟线的负载电容是一个常数,与附近其他线条的接近程度无关。
 
75、 对于50 欧姆微带线,线间距与线宽相等时,近端串扰约为5%。
 
76、 对于50 欧姆微带线,线间距是线宽的2 倍时,近端串扰约为2%。
 
77、 对于50 欧姆微带线,线间距是线宽的3 倍时,近端串扰约为1%。
 
78、 对于50 欧姆带状线,线间距与线宽相等时,近端串扰约为6%。
 
79、 对于50 欧姆带状线,线间距是线宽的2 倍时,近端串扰约为2%。
 
80、 对于50 欧姆带状线,线间距是线宽的3 倍时,近端串扰约为0.5%。
 
81、 一对50 欧姆微带传输线中,间距与线宽相等时,远端噪声是4%Xtd/rt。如果线时延是1ns,上升时间时0.5ns,则远端噪声是8%。
 
82、 一对50 欧姆微带传输线中,间距是线宽的2 倍时,远端噪声是2%Xtd/rt。如果线时延是1ns,上升时间时0.5ns,则远端噪声是4%。
 
83、 一对50欧姆微带传输线中,间距是线宽的3 倍时,远端噪声是1.5%Xtd/rt。如果线时延是1ns,上升时间时0.5ns,则远端噪声是4%。
 
84、 带状线或者完全嵌入式微带线上没有远端噪声。
 
85、 在50 欧姆总线中,不管是带状线还是微带线,要使最怀情况下的远端噪声低于5%,就必须保持线间距大于线宽的2 倍。
 
86、 在50 欧姆总线中,线间距离等于线宽时,受害线上75%的窜扰来源于受害线两边邻近的那两跟线。
 
87、 在50 欧姆总线中,线间距离等于线宽时,受害线上95%的窜扰来源于受害线两边距离最近的每边各两根线条。
 
88、 在50 欧姆总线中,线间距离是线宽的2 倍时,受害线上100%的窜扰来源于受害线两边邻近的那两根线条。这是忽略与总线中其他所有线条间的耦合。
 
89、 对于表面布线,加大相邻信号线间的距离使之足以添加一个防护布线,串扰常常就会减小到一个可以接受的水平,而且这是没必要增加防护布线。添加终端短接的防护布线可将串扰减小到50%。
 
90、 对于带状线,使用防护线可以使串扰减小到不用防护线时的10%。
 
91、 为了保持开关噪声在可以接受的水平,必须时互感小于2.5nhx 上升时间(ns)。
 
92、 对于受开关噪声限制的接插件或者封装来说,最大可用的时钟频率是250MHZ/(NxLm)。其中,Lm 是信号/返回路径对之间的互感(nh),N 是同时开馆的数量。
 
93、 在LVDS 信号中,共模信号分量是比差分信号分量达2倍以上。
 
94、 如果之间没有耦合,差分对的差分阻抗是其中任意一个单端线阻抗的2倍。
 
95、 一对50 欧姆微带线,只要其中一跟线的电压维持在高或低不变,则另一跟线的单端特性阻抗就与邻近线的距离完全无关。
 
96、 在紧耦合差分微带线中,与线宽等于线间距时的耦合相比,线条离得很远而没有耦合时,差分特性阻抗仅会降低10%左右。
 
97、 对于宽边耦合差分对,线条间的距离应至少比线宽大,这么做的目的是为了获得可高达100 欧姆的查分阻抗。
 
98、 FCC的B级要求是,在100MHZ 时,3M远处的远场强度要小于150UV/M.
 
99、 邻近的单端攻击次线在强耦合差分对上产生的差分信号串扰比弱耦合差分对上的少30%。
 
100、 邻近的单端攻击次线在强耦合差分对上产生的共模信号串扰比弱耦合差分对上的多30%
第1章 高速数字系统设计信号完整性分析导论 7 1.1. 基本概念 7 1.2. 理想的数字信号波形 7 理想的TTL数字信号波形 7 1.2.2. 理想的CMOS数字信号波形 7 1.2.3. 理想的ECL数字信号波形 8 1.3. 数字信号的畸变(或信号整) 8 1.3.1. 地线电阻的电压降的影响——地电平(0电平)直流引起的低电平提高 8 1.3.2. 信号线电阻的电压降的影响 8 1.3.3. 电源线电阻的电压降的影响 10 1.3.4. 转换噪声 11 串扰噪声 11 1.3.6. 反射噪声 12 1.3.7. 边沿畸变 12 1.4. 研究的目的 13 1.4.1. 降低产品成本(略) 13 1.4.2. 缩短研发周期,降低开发成本(略) 13 1.4.3. 提高产品性能(略) 13 1.4.4. 提高产品可靠性 13 1.5. 研究领域 14 1.5.1. 各种电路工作原理(略) 14 1.5.2. 各种电路噪声容限(略) 14 1.5.3. 各种电路在系统中的噪声(略) 14 1.5.4. 系统各部件的频率特性(略) 14 1.5.5. 信号传输(略) 14 1.5.6. 信号延迟(略) 14 1.5.7. PCB结构设计(略) 14 1.5.8. 电源分配设计(略) 14 1.5.9. 地、电源滤波(略) 14 1.5.10. 热设计(略) 14 1.6. 研究手段 14 1.6.1. 物理实验验证(略) 14 1.6.2. 数学模型计算(略) 14 1.6.3. 软件模拟分析(略) 14 1.6.4. 经验规则估计 14 第2章 数字电路工作原理 15 2.1. 数字电路分类 15 2.1.1. GaAs(砷化钾)速度快,但功耗大,制作原料剧毒,未成熟使用; 15 2.1.2. 硅:使用极为广泛,处于不断发展中; 15 2.2. 基本结构和特点 17 TTL 17 2.2.2. CMOS速度接近于TTL,功耗小,单元尺寸小,适合于大规模集成 17 2.2.3. LVDS:低电压数字系统 17 2.2.4. ECL(PECL) 18 2.3. 电路特性 19 2.3.1. 转换特性 19 2.3.2. V/I特性:电压与电流之间的关系特性曲线 20 2.3.3. 热特性及寿命 23 2.3.4. 直流噪声容限NMDC 24 2.3.5. 交流噪声容限NMAC 24 2.4. 电路互连 25 2.4.1. 工作电压:器件工作时,施加于器件电源脚上的电压 25 2.4.2. 逻辑电平范围 25 2.4.3. 噪声(N) 25 2.5. 电路选型基本原则 27 2.5.1. 采用标准器件 27 2.5.2. 够用原则,不追求高性能 27 2.5.3. 尽可以减少品种和类型。 27 第3章 传输线理论 28 3.1. 基本概念 28 3.2. 传输线基本特性: 29 3.2.1. 传输线特性阻抗 30 3.2.2. 传输线的时间延迟 32 3.3. 传输线的分类 33 3.3.1. 非平衡式传输线 33 3.3.2. 平衡式传输线 34 3.4. 常用传输线 35 3.4.1. 圆导线 35 3.4.2. 微带线 36 3.4.3. 带状线 36 3.5. 反射和匹配 37 3.5.1. 反射系数 37 3.5.2. 反射的计算: 38 3.5.3. 传输线的临界长度 41 3.5.4. 终端的匹配和端接 41 3.6. 串扰:串扰模型图如下 43 3.7. 负载效应 44 3.7.1. 直流负载和交流负载 44 3.7.2. 最小间隔 44 3.7.3. 集中负载 45 3.7.4. 分布负载 45 径向负载 45 3.8. 负载驱动方式 45 3.8.1. 点对点 45 串推 45 3.8.3. 星型 46 扇型 46 3.9. 传输线损耗和信号质量 46 3.9.1. 集肤效应 46 3.9.2. 邻近效应 46 3.9.3. 辐射损耗 47 3.9.4. 介质损耗 47 第4章 直流电源分布系统设计 48 4.1. 基本概念 48 4.1.1. 电源分布系统 48 4.1.2. 平面 48 4.1.3. 平面(Plane)为电流回路提供最低阻抗回路 48 4.2. 设计目标 48 4.2.1. 为数字信号提供稳定的电压参考; 48 4.2.2. 为逻辑电路提供低阻抗的接地连接; 48 4.2.3. 为逻辑电路提供低阻抗的电源连接; 48 4.2.4. 为电源和地提供低交流阻抗的通路; 48 4.2.5. 为数字逻辑电路工作提供电源 49 4.3. 一般设计规则 50 4.4. 多层板的叠层结构 51 4.4.1. 叠层结构的设计主要考虑以下因素 51 4.4.2. 在高速数字设计中的一般规则是 51 4.5. 电流回路 52 4.5.1. 基本概念 52 4.5.2. 环路面积 53 4.5.3. 参考平面的开槽 53 4.5.4. 连接器的隔离盘 53 4.6. 去耦电容极其应用 54 4.6.1. 去耦电容 54 4.6.2. 低频大容量去耦电容(BULK) 55 4.6.3. 高频去耦电容 56 4.6.4. 多层片式陶瓷电容的材料选择 58 4.6.5. 表面贴装电容的布局和布线 58 4.6.6. 多层印制板中的平面电容 59 4.6.7. 埋入式电容 59 4.7. 噪声抑制 61 4.7.1. 系统电源变化 61 4.7.2. 系统电源的电位差 61 4.7.3. 系统逻辑地的电位差 61 4.7.4. 地电平抖动 61
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值