romaa的博客

原创 AD9361调试相关问题、同步、数据问题

这样有一个问题：上板子调试有的时候同步，有的时候确不同步，也就是亚稳态的问题。如果AD的数据大部分都保持累加1的状态，但还是有小部分的突变，那么说明程序逻辑都没有问题，因为大部分都是累加的状态，那么就说明引脚约束分配出了问题，这些突变的原因就在于电平不稳定导致数据错误，需要修改引脚的电平标准，换成与之对应的，严格按照I/O的VCCO的电平来分配，本次的I/O都是2.5V，差分信号：LVDS_25 其他信号：LVCOMS25 这些电平标准的使用，需要再研究xilinx的官方手册进行研究。