PCI的时分复用数据地址总线

PCI总线的地址总线与数据总线是分时复用的。这样做的好处是，一方面可以节省接插件的管脚数，另一方面便于实现突发数据传输。在做数据传输时，由一个PCI设备做发起者(主控，Initiator或Master)，而另一个PCI设备做目标(从设备，Target或Slave)。总线上的所有时序的产生与控制，都由Master来发起。PCI总线在同一时刻只能供一对设备完成传输，这就要求有一个仲裁机构(Arbiter)，来决定在谁有权力拿到总线的主控权。

32bit PCI系统的管脚按功能来分有以下几类：

系统控制： CLK，PCI时钟，上升沿有效

RST ，Reset信号

传输控制： FRAME#，标志传输开始与结束

IRDY#，Master可以传输数据的标志

DEVSEL#，当Slave发现自己被寻址时置低应答

TRDY#，Slave可以转输数据的标志

STOP#，Slave主动结束传输数据的信号

IDSEL，在即插即用系统启动时用于选中板卡的信号

地址与数据总线： AD[31::0]，地址/数据分时复用总线

C/BE#[3::0]，命今/字节使能信号

PAR，奇偶校验信号

仲裁号： REQ#，Master用来请求总线使用权的信号

GNT#，Arbiter允许Master得到总线使用权的信号

错误报告： PERR#，数据奇偶校验错

SERR#，系统奇偶校验错

当PCI总线进行操作时，发起者(Master)先置REQ#，当得到仲裁器(Arbiter)的许可时(GNT#)，会将FRAME#置低，并在AD总线上放置Slave地址，同时C/BE#放置命令信号，说明接下来的传输类型。所有PCI总线上设备都需对此地址译码，被选中的设备要置DEVSEL#以声明自己被选中。然后当IRDY#与TRDY#都置低时，可以传输数据。当Master数据传输结束前，将FRAME#置高以标明只剩最后一组数据要传输，并在传完数据后放开IRDY#以释放总线控制权。

这里我们可以看出，PCI总线的传输是很高效的，发出一组地址后，理想状态下可以连续发数据，峰值速率为132MB/s。实际上，目前流行的33M@32bit北桥芯片一般可以做到100MB/s的连续传输。