存储器的概述
存储器的分类
按在计算机中的作用分类
1.主存储器:用来存放计算机运行期间所需的大量程序和数据,CPU可以直接随机的对其进行访问,也可以和高速缓冲存储器及辅助存储器进行交换。其特点是容量小,速度快,每位价格高。主存中通常包含ROM(用于存储操作系统的引导程序)和RAM(用来存储大部分数据)
2.辅助存储器:是主存储器的后援存储器,用来存放当前暂时不用的程序和数据,以及一些需要永远保存的信息,它不能与CPU直接交换信息,其特点是容量极大,存取速度慢,价格低。
3.高速缓存存储器(Cache),位于主存和CPU之间,用来存放正在执行的程序段和数据,以便CPU能高速的使用他们,Cache的存取速度可与CPU的速度相匹配,但是存储容量小,价格高,目前高档计算机通常将它们制作在ZPU当中。
多级存储系统
辅存的速度远远不如CPU的速度,所以为了不拖慢CPU的速度需要,把辅存中的数据放入主存中才能被CPU所调用
cache的速度比主存快,在实现一些数据频繁的读写的时候,主存会把数据放入Cache中,方便CPU操作
主存和辅存之间的数据交换由硬件和操作系统来实现,cache与主存之间的数据交换由硬件在实现
按存储介质分类
磁表面存储器(磁盘,磁带),磁心存储器半导体存储器(MOS型存储器,双极型存储器),光存储器(光盘)
按存取方式分类
1.随机存储器(RAM)存储器的任何存储单元的内容都可以随机存取,而且存取时间与存储单元的物理位置无关。其优点是读写方便,使用灵活,主要用于主存或高速缓冲存储器。RAM又分为动态RAM和静态RAM
2.只读存储器(ROM)存储器的内容之鞥呢随机读出而不能写入、ROM派生出来的存储器也包含可以反复重写的类型。
3.串行访问存储器:对存储单元进行读写操作时,需要顺序的寻址(顺序存取存储器:磁带、直接存储存储器:磁盘)
4.相联存储器(CAM):可以按照内容检索到存储位置进行读写,快变就是一种相联存储器。
按信息的可保存性分类
易失性存储器:断电后,存储信息即消失的存储器
非易失性存储器:断电之后信息依然保持在存储器中(ROM 磁表面存储器和光存储器)
破坏性存储器:断电之后存储器中的信息直接被破坏掉
非破坏性存储器:断电之后存储器中的信息不会被破坏掉
存储器的性能指标
1.存储容量:存储字数字长(1M8位)存储字数表示存储器的地址空间大小,存储字长表示一次存取操作的数据量
2.单位成本:每位价格=总成本/总容量
3.存取速度:数据传输率=数据的宽度/存储周期
(1)存取时间:存取时间是指从启动一次存储器操作到完成该操作所经历的时间分,为独处时间和写入时间。
(2)存取周期:存取周期又称读写周期或访问周期,指存储器经历一次完整的读写需要经历的时间,即两次连续访问存储器(读、写)所花的最短时间间隔,等于存取时间加恢复时间(数据操作了之后会对原信息进行破坏,需要进行恢复)。
(3)主存带宽:主存带宽又称数据传输率,表示每秒从主存进出信息的最大数据量,
主存储器的基本组成
基本的半导体元件及理论
存储体中的结构
地址存储器(MAR)的寻址原理和数据存储器(MDR)存储原理
MAR保存一套地址总线,n位地址通过译码器输出表示出2的n次方行储存单元,地址总线选择的存储单元的数据全部读出,存入MDR的数据总线之中,在MAR和MDR输入和读出之前会经过控制电路,控制电路以确保MAR和MDR的数据稳定之后再写入和读出,同时控制电路还有片选线和读写控制线,常常在一个存储芯片上会有多个存储芯片,需要片选线选择存储芯片,读写控制线有可能是两条有可能是一条,分别来确定读操作和写操作
根据地址线和数据线可以判断出芯片上可以包含多少块引脚。
编址方式
寻址
半导体随机存储器(RAM)
DRAM 和 SRAM
栅极电容和双稳态触发器
栅极电容
双稳态触发器
DRAM和SRAM的特性对比
DRAM的刷新
DRAM栅极电容会随时间消失,所以需要不停给栅极电容充电。
把存储单元排列成矩阵,通过行地址和列地址来表示,以缩短引脚数量
刷新方式有三种
分散刷新:把每行的刷新分散到各个工作周期中,增大了存取周期
集中刷新:在刷新周期内利用一段固定的时间,一次对存储器的所有行进行刷新
异步刷新:将刷新周期除以行数,得到两次操作时间的时间间隔t,利用逻辑电路每隔时间t来刷新
DRAM的地址线复用技术
地址分两次送行地址和列地址,这样就可以让引脚数减半。
只读存储器(ROM)
计算机中重要的ROM:BIOS芯片(自举装入程序)
RAM断电时候信息会消失,那么计算机在重新启动后,RAM(内存,cache)都是空的,这个就需要一个启动程序来让ROM里面的内容进入RAM,这个芯片就是电脑中的BIOS芯片,虽然BIOS是放在主板上的,但是还是把这个ROM逻辑上放在主存上,进行分配地址。
真题
2015:只有DRAM需要刷新
2014:某容量为256MB的存储器由若干个4Mx8位的DRAM芯片构成,该DRAM芯片的地址引脚和数据引脚总数是多少?
解:考虑DRAM芯片的引脚数和存储器容量没有必然关系,4M需要22更地址线,由于DRAM采用地址线复用技术,所以需要11根地址线,8位需要8根数据线,所以一共引脚数为19.