![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
Vivado使用技巧
ryuuei_1984
这个作者很懒,什么都没留下…
展开
-
ZYNQ平台学习--(1)新建工程
1.建立工程打开Vivado软件,在欢迎界面点击 Create New Project,即可新建工程。如图1所示,点击Next。 图1 新建工程输入工程名和工程位置,并勾选Create project subdirectory,然后点击Next,如图2所示。 图2 工程设置选择RTL Project,勾选Do not specify......(这样可以跳过添加源文件的步骤,源文件可以后原创 2016-08-24 18:00:32 · 5823 阅读 · 0 评论 -
ZYNQ平台学习--(2)生成FSBL
1.ZYNQ启动流程ZYNQ是一个可扩展处理平台,可以看成一个有FPGA外设的A9核处理器。它的启动流程自然也和传统的ARM处理器类似。 ZYNQ支持从多种设备启动,包括JTAG,NAND,parallel NOR,Serial NOR (Quad-SPI),以及SD卡。通过几个特殊的MIO引脚的状态来确定启动设备。 ZYNQ的启动流程如下:在器件上电运行后,处理器自动开始Stage-0 Bo原创 2016-08-25 16:25:34 · 9515 阅读 · 2 评论 -
ZYNQ平台学习--(4)内核编译
内核编译的步骤如下: 1. 获取内核源码,解压缩到本地后,使用命令行进入文件夹。 $ tar -xvzf linux-xlnx.tar.gz $ cd linux-xlnx 2. 获取开发环境对应版本。 $ git checkout xilinx-v2015.4.01 3. 设置路径,在编译过程中,需要用到u-boot中的工具,所以需要设置对应的环境变量。 $ exp原创 2016-08-29 19:12:37 · 1881 阅读 · 3 评论 -
ZYNQ平台学习--(4)设备树生成
Device Tree是一种描述硬件的数据结构,由一系列被命名的结点(node)和属性(property)组成,而结点本身可包含子结点。所谓属性,其实就是成对出现的name和value。在Device Tree中,可描述的信息包括(原先这些信息大多被hard code到kernel中):CPU的数量和类别,内存基地址和大小,总线和桥,外设连接,中断控制器和中断使用情况,GPIO控制器和GPIO使用情原创 2016-08-30 10:54:36 · 16555 阅读 · 4 评论 -
Vivado自定义IP封装流程
一,概述将已有的FPGA功能模块封装成IP,方便在Vivado中使用。为了增加通用性,使用AXI4-Lite总线作为控制总线,使用AXI4-Stream总线作为数据流总线。二,IP封装流程在Vivado工程中,选择菜单栏中的Tools,然后再下拉菜单中选择Creat and Package IP… 。原创 2016-08-12 17:13:10 · 24925 阅读 · 1 评论 -
ZYNQ平台学习--(3)u-boot编译
1.BOOT.bin介绍映像文件BOOT.BIN一般包括:FSBL,Bitstream和SSBL这三个文件,其中Bitstream是配置PL端程序,是可选项,在制作Linaro系统的时候并不需要。FSBL是first stage boot loader,文件的制作需要使用Vivado环境;SSBL是Second Stage Boot Loader,这里使用的是Xilinx公司提供的u-boot原创 2016-08-26 15:44:58 · 10466 阅读 · 1 评论