泽_s-CSDN博客

原创 FIFO的使用(基于vivado)

（First In First Out，先进先出）是一种，其核心特性是，类似于日常生活中的排队机制。它在数字系统（如FPGA、处理器、通信协议）中广泛应用，主要用于解决数据生产者和消费者之间的或问题。二.FIFO在FPGA中的应用：读写操作使用，适用于单一时钟域内的数据缓冲。：数据生产者和消费者速度相同但存在短暂延迟的情况。读写操作使用，用于跨时钟域数据传输。：避免跨时钟域导致的指针同步问题（通常用格雷码解决）。：芯片内不同时钟域模块间的数据交互（如CPU与DDR控制器）。

2025-04-27 15:44:44 909

原创 FPGA设计中复位的总结

①主要是为了，以便正确地执行其功能。②复位还可以用于在FPGA运行时同时，复位的存在也会对FPGA的综合面积产生影响，需要在设计中合理考虑复位电路的设计，避免资源的浪费和消耗。

2023-11-13 16:12:09 931

原创相信我Vivado真的不难!

Vivado的初次接触从创建工程到仿真的所有详细步骤，看完这一篇让你的思路更加清晰,我们通过一个LED例程来熟悉（ PLFPGA）的开发流程，熟悉Vivado软件的基本操作，这个开发流程和不带ARM的 FPGA 芯片完全一致。在本例程中，我们要做的是 LED灯控制实验，每秒钟控制开发板上的LED灯翻转一次，实现亮、灭、亮、灭的控制。主要是关于Vivado开发流程和程序的操作过程。二.创建Vivado工程我使用的是这个版本Vivado 2022.2版本，这个版本大家可以在官网下载。

2023-09-13 14:47:55 742 1

转载芯片IC附近放置的电容是多少？1uF、0.1uF、0.01uF如何选？

具体来说，当我们的芯片IC内部的逻辑门在10-50Mhz范围内执行的时候，芯片内部产生的干扰也在10-50Mhz,（比如51单片机），仔细看上图的曲线，0.1uF电容（有两种，一种是插件，一种是贴片）的谷底刚好落在了这个范围内，所以能够滤除这个频段的干扰，但是，看清楚，是但是，当频率很高的时候（50-100Mhz），就不是那么回事了，这个时候0.1uF电容个滤波效果就没有0.01uF好了，以此类推，频率再高，选用的滤波电容的量级还要变小，具体怎么参考呢?所以，高频的时候电容就不是单纯的电容了。

2023-09-06 09:42:12 3150 1

原创 FPGA开发中调试的工具有哪些

4.调试器：FPGA开发中的调试器是一种工具，用于监视和分析FPGA设计中的信号和状态。它可以帮助开发人员找到设计中的错误和故障，并进行调试和优化。逻辑分析可以捕获和显示信号的状态和时序信息，帮助开发人员找到设计中的错误和故障。2.时序分析：使用时序分析工具来检查设计中的时序问题，例如时钟分频、时序约束等。1.信号捕获：调试器可以捕获FPGA设计中的信号，并显示其状态和时序信息。仿真可以提供准确的时序和信号波形，帮助开发人员理解设计的行为和性能。3.变量监视：调试器可以监视和显示设计中的变量的值。

2023-08-25 11:15:39 632 1