Verilog实战练习
文章平均质量分 96
记录自己练习用的Verilog程序
PINKPIG2567
这个作者很懒,什么都没留下…
展开
-
异步FIFO
在上一篇同步FIFO中已经介绍过,FIFO是一种先进先出的数据缓存器,它与普通存储器的区别是没有读写外部地址,这样使用起来非常简单,但缺点就是只能顺序写入数据。FIFO分为同步FIFO和异步FIFO两种,其中同步FIFO的输入与输出采用相同的时钟,而异步FIFO的读写时钟是互相独立的。原创 2022-10-09 17:15:47 · 7557 阅读 · 5 评论 -
同步FIFO
FIFO是一种先进先出的数据缓存器,一般用在隔离两边读写带宽不一致,或者位宽不一样的地方。在FPGA设计中,使用FIFO一般有两个方法,第一个方法是直接调用官方的FIFO IP,第二个方法是自己设计FIFO控制逻辑。FIFO包括同步FIFO和异步FIFO两种,同步FIFO有一个时钟信号,读和写逻辑全部使用这一个时钟信号;异步FIFO有两个时钟信号,读和写逻辑使用各自的时钟。原创 2022-10-09 11:11:23 · 1575 阅读 · 0 评论