FPGA 设计
文章平均质量分 78
平平仄仄平
这个作者很懒,什么都没留下…
展开
-
ISE中FPGA的实现流程
一.ISE实现的步骤 在综合之后,我们开始启动FPGA在ISE中的实现过程,整个过程包括以下几个步骤: 1.Translate - 将输入的网表文件和约束文件整合后输出到一个Xilinx私有的通用数据库 文件转载 2014-07-02 14:47:53 · 1244 阅读 · 0 评论 -
“单比特信号同步” 学习笔记(跨时钟域问题)
文章1. 概述信号同步的目的是防止新时钟域中第一级触发器的亚稳态信号对下一级逻辑造成影响。简单的同步器由两个触发器串联而成,中间没有其它组合电路。这种设计可以保证后面的触发器获得前一个触发器输出时前一个触发器已退出了亚稳态,并且输出已稳定。2.信号同步的要求为了使同步工作能正常进行从某个时钟域传来的信号应先通过原时钟域上的一个触发器然后不经过两个时钟域间转载 2014-08-04 10:50:25 · 4378 阅读 · 0 评论 -
添加时序约束的技巧分析(实用)
文章转载网址:一般来讲,添加约束的原则为先附加全局约束,再补充局部约束,而且局部约束比较宽松。其目的是在可能的地方尽量放松约束,提高布线成功概率,减少ISE 布局布线时间。典型的全局约束包括周期约束和偏移约束。在添加全局时序约束时,需要根据时钟频率划分不同的时钟域,添加各自的周期约束;然后对输入输出端口信号添加偏移约束,对片内逻辑添加附加约束。1.周期约束周期约束是附加转载 2014-08-04 11:21:44 · 1851 阅读 · 0 评论