射频 PCB Layout 指南

@[TOC] 高频天线板 Latout 建议

建议采用 4 层板设计

• 第一层为顶层，主要用于走信号线和摆件。
• 第二层为地层，不走信号线，保证一个完整的地平面。
• 第三层为电源层，铺地平面，使射频及晶振部分可以得到更好的屏蔽。在保证射频及晶振部分下方完整地平面的情况下，可适度走信号线。
• 第四层为底层，不建议摆件，将电源走在该层。

4 层板电源设计

• 电源走线尽量走在第四层（底层），通过过孔连接至顶层芯片管脚处。主干电源换层处请至少保证2个过孔。其余电源走线上的钻孔的直径应不小于电源走线的宽度。
• 主干电源走线的线宽建议至少25 mil，Pin 3，4分支电源走线建议至少20 mil，其他分支电源走线宽度建议12 mil~15 mil
• 芯片下方的地焊盘，请注意需要至少打9个地孔连接到地平面。

晶振抗干扰设计

• 晶振需离芯片时钟管脚稍远一些放置（推荐gap 2.7 mm左右），防止晶振干扰到芯片。同时晶振走线须用地包起来周围密集地孔屏蔽隔离。
• 晶振的时钟走线不可打孔走线，即不能跨层。晶振的时钟走线不可交叉，跨层交叉也不行。
• 晶振外接的对地调节电容请靠近晶振左右两侧摆放，并尽量置于时钟走线连接末端，保证电容的地焊盘靠近晶振的地焊盘放置。
• 晶振下方4层都不能走高频数字信号，最佳情况是晶振下方不走任何信号线。晶振时钟走线两侧的电源线上的过孔应尽可能地远离时钟走线放置，并使时钟走线两侧尽可能地包地。
• 晶振为敏感器件，晶振周围不能有磁感应器件，比如大电感等，保证晶振周围有干净的大面积地平面。
  参考设计：

射频电路设计

• 射频走线长度须尽量短，并注意周围密集地孔屏蔽，大概间隔 50mil。

• 射频走线不可有过孔，即不能跨层走线，且尽量使用135°角走线或是圆弧走线。

• 射频走线上需预留一个π型匹配电路，且π型匹配电路需靠近芯片端放置。

• 射频走线附近不能有高频信号线。注意UART信号线做包地处理，周围加地孔屏蔽。

• π 型匹配网络，不可随意放置，必须布置成 π 型结构，如下图：

• 射频走线要和焊盘大小尽量一致

• 射频走线、匹配网络及天线座周围 > 0.8mm 不能铺铜，需要挖空处理。（所有层一致)

• 射频走线需尽量远离电池座,至少要有5mm以上的距离

• 参考设计

Flash

• Flash的SPI走线请尽可能地走到内层（例如第三层），并注意SPI的CLK及DATA走线都需单独进行包地处理。Flash的版图设计如图20所示。

外置阻容

• 外置阻容需靠近芯片管脚放置，并注意走线不可有过孔。注意需优先保证10 nF电容靠近管脚放置

UART

U0TXD线上的串联电阻需尽可能地靠近芯片并远离晶振放置。下图21为UART部分的参考设计

匹配电路元器件选型

• 匹配电路元件，必须选高精度，可用于高频的