- 博客(10)
- 资源 (2)
- 收藏
- 关注
RSS订阅原创 信号完整性设计笔记
前言文档主要用来作为信号完整性设计的提示性文档， 文档主要的内容来源为《信号完整性揭秘》，以及《高速数字设计》部分参考《微波工程》，文档主要简单描述信号的反射端接，串扰，以及差分互联，还有信号的均衡和预加重，预去重技术。目录前言目录第一章 信号反射1、反射定义2、阻抗不连续的反射第二章 串扰近端串扰远端串扰串扰的影响因素串扰对信号的影响减小串扰的方法第三章 端接1 串联端接2、末端下拉到GND3、末端上拉到电源4、戴维南等效端接...
2021-03-17 14:50:10
2433
原创 射频链路设计笔记
文档主要用来作为射频链路的链路预算目录射频链路关键指标非线性1dB压缩点带内阻塞互调交调三阶截取点噪声系数接收灵敏度接收机灵敏度方程动态范围收发信机结构超外差接收机零中频接收机：本振泄露直流失调偶数阶失真参考文献射频链路关键指标非线性理想情况下放大器是一个线性模型，但是实际情况是有非线性的因素存在，一般可以近似等效近似为如下的公式：非线性效应主要是又3阶项，偶数阶的非线性会引起直流失调，1dB压缩点定
2021-03-01 20:43:54
7888
原创 xilinx 7系列FPGA ibert笔记
前言xilinx公司的FPGA高速接口支持在线的ibert的调试，通过内部的ibert ipcore来实时的查看链路传输的误码率和信号眼图，对于高速接口是非常好的调试手段，可以通过该功能，在代码的前期完成对于链路的特性的调试，通过误码率和眼图来调整好链路所需要的预加重的值，IPcore 提供了一个实时在线调试的办法，所以非常值得推荐。一、ibert相关参数指标介绍1、TIE（time interval Error） 时间间隔误差 是被测信号边沿相对于其理想位置的时间误差，是jitt...
2021-03-01 20:38:05
5208
1
原创 Xilinx FPGA selectIO笔记
前言内容主要来自ug471,主要记录FPGA的文档的学习笔记，参考的内容一个是csdn上的笔记和ug471文档此外还有部分是UG571文档中的接口说明ug471主要包含三部分，第一章是selectIO资源，第二章是selectIO 逻辑资源，第三章是高级selectIO逻辑资源，第一章的selectIO资源主要是描述接口的电气行为，主要是输出驱动和输入接收器，以及部分标准接口的例子，第二章主要描述的是输入输出的数据寄存器和DDR操作，以及可编程的输入延迟（IDELAY）和输出延迟（ODELAY）
2021-01-19 16:12:27
11652
原创 Xilinx 7系列FPGA config设计文档
xilinx FPGA由于掉电擦除的特性，需要每次上电加载配置文件，具体的配置路径有三种，通过jtag来进行下载，通过FLASH来下载，以及通过外部的处理器来下载（ such as a microprocessor, DSP processor, microcontroller, PC, or board tester）。具体配置模式如下：• Master-Serial configurati...
2020-01-13 16:15:16
5211
原创 VITA 49.0协议阅读笔记
Vita Radio Transport (VRT) standard 定义了一个在射频收发机和信号处理装置之间的具有广泛应用的一个的传输层协议 ，用于提升射频和信号处理单元之间的协同性,其应用包括频谱监测，通信，雷达等VRT协议提供了大量的格式化的选项，去允许传输层对不同的应用进行优化。VRT还提供了一个高精度的时间戳去用来提供不同的接收通道的时间同步。IF ：Intermediate ...
2020-01-09 15:07:46
3274
原创 Cadence Design Entry HDL 使用教程
Cadence Design Entry HDL 使用教程前言cadence Design Entry HDL是cadence内部集成的一款板级的EDA设计工具，早期叫 concept HDL。其为cadence最早的原配板级电路图绘制工具，只不过由于后来cadence收购了orcad然后就将旗下的capture CIS收入其中，由于后者使用起来上手简单，所以后者更为大家所熟知。虽然大家对...
2020-01-09 14:55:08
37649
24
原创 射频layout设计笔记
文档主要节选自《中兴-射频板PCB工艺设计规范》全文共分三部分，布局，布线，EMC设计射频电路为分布参数电路，电路实际工作的时候容易产生趋肤效应和耦合效应，所以需要通过一些设计来尽量减少干扰，布局布局原则 布局分区分解为物理分区和电气分区， 物理分区主要涉及元器件布局、 朝向和屏蔽等问题；电气分区可以继续分解为电源分配、 RF 走线、敏感电路和信号以及接地等的分区。...
2019-12-13 16:26:18
4763
原创 EIA 标准电阻速查表
E6 20% 精度（现在很少使用） E12 10% 精度 E24 5% 精度 E48 2% 精度 E96 1% 精度 E192 0.5%精度
2019-08-14 09:57:05
1416
原创 ZYNQ 从NAND flash启动应用笔记
本文档主要用于ZYNQ从NAND flash启动说明，鉴于网上此类型资料较少，特作此说明。至于zynq 的两步启动操作本文不在此说明详细可以阅读官方的相关文档和其余的网上的资料工作主要分为两部分，一部分为在vivado部分的工作和SDK部分的工作，vivado主要是用来生成SDK工程需要使用的platform和FPGA的bit文件SDK主要用来生成FSBL的.elf的工程，和生成...
2019-05-17 17:23:41
6541
4
AV49.0.PDF
2020-01-09
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人