本文探讨了CPU访问Cache的基本过程，包括EPN到RPN的转换、TLB的作用以及Cache Block的结构。在TLB命中时，通过比较Cache Block中的地址信息与转换后的物理地址，来判断Cache Hit或Miss。Cache Block由Tag、状态位和数据组成，状态字段通常包含MESI等状态。Bank和Byte字段确定了Cache行长度，提高访问效率，而Real Address Tag用于地址匹配。
处理器微架构访问Cache的方法与访问主存储器有类似之处。主存储器使用地址编码方式，微架构可以地址寻址方式访问这些存储器。Cache也使用了类似的地址编码方式，微架构也是使用这些地址操纵着各级Cache，可以将数据写入Cache，也可以从Cache中读出内容。只是这一切微架构针对Cache的操作并不是简单的地址访问操作。为简化起见，我们忽略各类Virtual Cache，讨论最基础的Cache访问操作，并借此讨论CPU如何使用TLB完成虚实地址转换，最终完成对Cache的读写操作。
Cache的存在使得CPU Core的存储器读写操作略微显得复杂。CPU Core在进行存储器方式时，首先使用EPN(Effective PageNumber)进行虚实地址转换，并同时使用CLN(Cache LineNumber)查找合适的Cache Block。这两个步骤可以同时进行。在使用Virtual Cache时，还可以使用虚拟地址对Cache进行寻址。为简化起见，我们并不考虑Virtual Cache的实现细节。
EPN经过转换后得到VPN，之后在TLB中查找并得到最终的RPN(Real PageNumber)。如果期间发生了
最低0.47元/天 解锁文章
6万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
