【计算机组成原理】计算机组成原理纠错本

【计算机组成原理】计算机组成原理纠错本

标签(空格分隔):【考研纠错本】


考研计算机组成原理纠错本

第一轮

1. 计算机发展历程

  1. 操作系统最早出现在()
    A. 电子管时代
    B. 晶体管时代
    C. 中小规模集成电路时代
    D. 超大规模集成电路时代
    答案: C C C
    第二代,晶体管时代,汇编语言代替机器语言;
    第三代,中小规模集成电路时代,操作系统问世;
    第四代,超大规模集成电路时代,微处理器问世。

  2. 冯诺依曼计算机总结:
    工作方式的基本特点:按地址访问并顺序执行指令。
    最根本特征:采用存储程序原理。
    基本工作方式:控制流驱动方式。
    主要设计思想:存储程序和二进制表示。

  3. 半个世纪以来,对计算机发展的阶段有过多种描述。下述说法中, 比较全面的描述是( )。
    A.计算机经过四个发展阶段,电子管阶段、晶体管阶段、集成电路阶段、超大规模集成电路阶段
    B.计算机经过四段发展,即大型机、中型机、小型机、微型机 C.计算机经过三段发展,即大型机、微型机、网络机
    D.计算机经过五段发展,即大型主机、小型机、微型机、局域网、广域网
    答案: D D D

2. 计算机系统的层级结构

  1. 从设计角度看,硬件与软件之间的界面是( )。
    A.指令系统
    B.语言处理程序
    C.操作系统
    D.输入输出系统
    答案: C C C
    记忆性题目

  2. 计算机系统层次化结构组成:
    高 级 语 言 机 器 − − 汇 编 语 言 机 器 − − 操 作 系 统 及 其 − − 传 统 机 器 − − 微 程 序 系 统 高级语言机器--汇编语言机器--操作系统及其--传统机器--微程序系统

3. 计算机性能指标

  1. 存储器的存取周期是指()
    A.存储器的读出时间
    B.存储器的写入时间
    C.存储器进行连续读或写操作所允许的最短时间间隔
    D.存储器进行一次读或写操作所需的平均时间
    答案: C C C
    存储器的存取周期:存储器进行连续读或者连续写操作所允许的最短时间间隔。
    存储器的存取时间:存储器进行一次读或者写操作所需的平均时间。分读出时间和写入时间两种。
    一般而言,存取周期大于存取时间

  2. 由于CPU内部操作的速度较快,而CPU访问一次存储器的时间较长,因此机器周期通常由()来确定。
    A.主存中读取一个指令字的最短时间
    B.主存中读取一个数据字的最长时间
    C.主存中写入一个数据字的平均时间
    D.主存中读取一个数据字的平均时间
    答案: A A A
    机器周期由存取周期确定,而存储器的存取周期是指开始一次存取操作与下一次存取操作之前的最短时间间隔,通常从主存中读取一个指令字的最短时间就是存取周期。

  3. 计算机操作的最小单位时间是______
    A.时钟周期
    B.指令周期
    C.CPU周期
    D.中断周期
    答案: A A A
    一个 指令周期 包含若干个 机器周期(CPU周期),一个CPU周期包含着若干个时钟周期。
    一个中断周期为一个CPU周期。
    计算机操作的最小单位时间是时钟周期。

4. 数制与编码

  1. 以下关于字符串的叙述中正确的是( )。
    A.C语言中有字符串类型的常量和变量
    B.两个字符串中的字符个数相同时才能进行字符串大小的比较
    C.可以用关系运算符对字符串的大小进行比较
    D.空串一定比空格打头的字符串小
    答案: D D D

5. 浮点数的表示和运算

  1. 若浮点数用补码表示,则判断运算结果是否为规格化数的方法是()
    A. 阶符与数符相同为规格化数
    B. 阶符与数符相异为规格化数
    C. 数符与尾数小数点后第1位数字相异为规格化数
    D. 数符与尾数小数点后第1位数字相同为规格化数
    答案: C C C

  2. 在浮点机中________是隐含的。
    A.阶码
    B.数符
    C.尾数
    D.基数
    答案: D D D

    • 恒舍法又称为截断法、必舍法等,舍入规则是:无论有效字长 p 之外的二进制代码长度 g 有多长, 一律舍去,只保留 p 位有效数字作为尾数,不做任何更改。实现简单。普遍在小型及微型机中使用。
  • 下舍上入法,规则:以规格化尾数有效字长 p 位之外的 g 位代码的中间值为界,小于这个中间值就舍去,大于或者等于这个中间值便入。优点:精度高,累计误差小,优于恒舍法。但是实现困难,因为在舍入之后可能需要再次进行右规格化。目前很少使用。
  • 恒置法,规则:把规格化尾数有效字长 p 位的最低一位置为 r/2(r为基数的值), 无视有效字长之外的 g 位代码。缺点:精度低。优点:实现容易。目前被广泛应用于各种计算机系统。
  1. float类型(即IEEE 754单精度浮点数格式)能表示的最大正整数是
    A. 2 126 − 2 103 2^{126}-2^{103} 21262103
    B. 2 127 − 2 104 2^{127}-2^{104} 21272104
    C. 2 127 − 2 103 2^{127}-2^{103} 21272103
    D. 2 128 − 2 104 2^{128}-2^{104} 21282104
    答案: D D D
    这里要注意的是,阶码为 全0 或者 全1 的特殊位序列的解释
  • 全0阶码全0尾数:表示+0或者-0,零的符号取决于符号位。
  • 全0阶码非0尾数:表示非规格化数,其隐藏位为0,单精度和双精度浮点数的阶分别为 -126 和 -1022.
  • 全1阶码全0尾数:表示 + ∞ +\infty + − ∞ - \infty ,无穷大即可一作为操作数,也可以是运算的结果(除0).
  • 全1阶码非0尾数:表示NaN,是一个没有定义的数,称为非数。

6. 算术逻辑单元ALU

  1. ALU 属于________。
    A.时序电路
    B.组合逻辑电路
    C.控制器
    D.寄存器
    答案: B B B

  2. 影响ALU运算速度的关键是()。
    A.进位的速度
    B.选用的门电路
    C.计算机的频率
    D.计算的复杂件
    答案: A A A

  3. 算术/逻辑运算单元74181ALU可完成()。
    A. 16种算术运算功能
    B. 16种逻辑运算功能
    C. 16种算术运算功能和16种逻辑运算功能
    D. 4位乘法运算功能和除法运算功能
    答案: C C C

  4. 4 片 74181ALU和 1 片 74182CLA 器件相配合,具有()进位传递功能。
    A.串行进位
    B.组内并行进位,组间并行进位
    C.组内并行进位,组间串行进位
    D.组内串行进位,组间并行进位
    答案: B B B

7. 定点数的表示和运算

  1. 4位机器内的数值代码,它所表示的十进制真值为( )
    A.9
    B.-10
    C.-7
    D.16
    答案: A A A
    数值代码,不存在符号位。

  2. 在计算机中表示地址时使用()。
    A.无符号数
    B.反码
    C.原码
    D.补码
    答案: A A A
    由于地址都是整数,不要浪费 1bit 来表示符号,因此在计算机中表示地址使用无符号数

  3. 计算机系统中常常采用补码进行运算的目的是______。
    A.提高运算的速度
    B.提高运算的精度
    C.简化运算器的设计
    D.便于程序员识别数据
    答案: C C C
    计算机系统采用补码之后,减法运算可以优化为加法来完成,因此加减法运算可以采用一套硬件线路实现,节省了硬件线路,简化了运算器的设计。

  4. 早期的计算机只有定点数表示,相比浮点数表示,定点数的缺点有______。
    Ⅰ.硬件结构复杂 Ⅱ.运算编程困难
    Ⅲ.表示数的范围小 Ⅳ.数据存储单元的利用率很低
    A.Ⅰ、Ⅱ
    B.Ⅱ、Ⅲ
    C.Ⅲ、Ⅳ
    D.Ⅱ、Ⅲ、Ⅳ
    答案: D D D
    I,浮点数的硬件结构比定点数复杂,因此I不是定点数的缺点。
    Ⅱ,定点数进行运算时,程序员必须确定机器小数点的位置,并把所有参与运算的小数点都对齐这个位置之上,然后机器才可以正确的运算。
    Ⅲ,显而易见。
    Ⅳ,为了把小数点的位置 定 在数据最高位前面,必须把所有参与运算的数据至少都除以这些数据中的最大数,只有这样所有数据才可以转换位纯小数,从而导致大量数据带有前置 0,浪费了很多存储单元。

  5. 某计算机有16个通用寄存器,采用32位定长指令字,操作码字段(含寻址方式位)为8位,Store指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式。若基址寄存器可使用任一通用寄存器,且偏移量用补码表示,则Store指令中偏移量的取值范围是()。
    A.-32768~+32767
    C.-65536~+65535
    B.-32767~+32768
    D.-65535~+65536
    答案: A A A
    题目中指令为 32 位,操作码为 8 位(已经包含寻址方式位)。
    源操作数采用寄存器直接寻址,因此可以用 4 位来标记使用哪一个寄存器。
    目的操作数使用基址寻址,由于可以使用任何一个通用寄存器,因此需要 4 位来标记,所以偏移量站总数 32 - 8 - 4 - 4 = 16 位,因此答案为A.

  6. 在补码加/减运算部件中,无论采用双符号位还是单符号位,必须有()电路,它一般用异或门来实现。
    A.译码
    B.编码
    C.溢出判断
    D.移位
    答案: C C C

  7. 某计算机字长为8位,其CPU中有一个8位加法器。已知无符号数x=69,y=38,现要在该加法器中完成x+y的运算,此时该加法器的两个输入端信息和输入的低位进位信息分别为()。
    A.0100 0101B,0010 0110B、0
    B.0100 0101B、0010 0110B、1
    C.0100 0101B、1101 1010B、0
    D.0100 0101B、1101 1010B、1
    答案: B B B
    考察加法器对减法的处理:把减数求反,然后再输入端的低位进位信号值置 1.

  8. 当定点运算发生溢出时,应________。
    A.向左规格化
    B.向右规格化
    C.发出出错信息
    D.舍入处理
    答案: C C C
    D,舍入是浮点数的概念,定点数没有舍入。
    拓展:浮点数舍入有两种情况:右规格化、对阶。

  9. 在原码两位乘中,符号位单独处理,参加操作的数是________
    A.原码
    B.补码
    C.绝对值
    D.绝对值的补码
    答案: D D D
    原码乘法采用的是绝对值的补码。

  10. 如果是 双符号位 来表示数,永远是最高符号位才是真正的符号位。
    双符号位 算术移位时高符号位保留不变,低符号位参与移位。

  11. 以下四点中,____是计算机系统结构设计时必须考虑的。
    A.通道采用独立型
    B.指令类型选择
    C.阵列运算部件
    D.Cache存储器的硬件
    答案: B B B

  12. 不同二地址指令的区别
    |二地址指令类型|名称|操作数物理地址|执行速度
    |—|---|—|
    |MM(SS)|存储器-存储器|主存|最慢
    |RR|寄存器-寄存器|寄存器|最快
    |RM(RS)|寄存器-存储器|寄存器-主存|二者之间

8. 存储器的分类

  1. 磁盘和磁带是两种存储介质,他们的特点是( )。
    A.二者都是顺序执行的
    B.二者都是随机存取的
    C.磁盘是顺序存取的,磁带是随机存取的
    D.磁带是顺序存取的,磁盘是随机存取的
    答案: D D D

  2. ()存储结构对程序员是透明的。
    A.通用寄存器
    B.主存
    C.控制寄存器
    D.堆栈
    答案: C C C
    控制寄存器在控制器的内部结构,只关乎计算机系统的设计人员。

  3. 下列存储器中可电改写的只读存储器是()。
    A.EEPROM
    B.EPROM
    C.ROM
    D.RAM
    答案: A A A
    EPROM 为 可擦除可编程的只读存储器,可以对内容进行多次改写。EPROM 还可以分为两种:UVEPROM 紫外线擦除; E 2 P R O M E^2PROM E2PROM 电擦除。

9. 半导体随机存储器

  1. 在对破坏性读出的存储器进行读/写操作时,为维持原存信息不变,必须辅以的操作是______。
    A. 刷新
    B. 再生
    C. 写保护
    D. 主存校验
    答案: B B B
    破坏性读出:如果某个存储单元所存储的信息被读出时,原存储信息被破坏,则称为破坏性读出。如果读出时,被读存储单元信息不受到破坏,则称为非破坏性读出。
    破坏性读出之后必须紧跟着一个 再生(重写) 的操作。
    再生是随机的,一般按存储单元进行。
    刷新是定时的,一般以存储体矩阵中的一行为单位进行。

  2. 主存储器的速度表示中,TA(存取时间)与TC(存储周期)的关系是()
    A. TA>TC
    B. TA<TC
    C. TA=TC
    D.无关系
    主存储器主要的性能指标有 1.存储周期 2.存储容量 3.存取时间 4.存储器带宽。
    存取时间:指执行一次读操作或写操作的时间,分读出时间和写入时间两种。
    存取周期:指存储器进行两次独立的读或写操作所需要的最小时间间隔。即,存储器进行一次完整的读写操作所需要的全部时间。
    存取周期 = 存取时间 + 恢复时间 ,存储周期大于存取时间。

  3. 点阵式打印机采用7列×9行点阵打印字符,每行可打印132个字符,共有96种可打印字符,用带偶校验位的ASCII码表示。问:字符发生器容量ROM至少为:
    答案:字符发生器需要 96 个点阵,每个点阵为 7 * 9 bit,即ROM最小容量 =96×7×9bit =6048位.
    其余均为干扰项。

  4. 只要是 ROM, 断电后存储信息不消失。
    只要是RAM(无论是SRAM,还是DRAM),断电后存储信息消失。

  5. 假设相联存储器有 M 个单元,那么相联存储器查找一次,平均需要()次操作。
    A. M
    B. M/2
    C. 1
    D. 不确定
    答案: C C C
    相联存储器即可以按地址寻址,又可以按照内容(通常是某些字段)寻址,为了与传统存储器区别,又称为按内容寻址的存储器。
    相联存储器的每个字由若干字段组成,每个地段描述了一个对象的属性,也成为一个内容。它有三种基本操作:读、写、检索(比较)。读写操作与传统存储器相同,检索只能按照内容进行。
    相联存储器的每次查找将所有存储字的相关字段与检索项相同时进行比较,这是由相联存储器的具体电路实现的。
    如果是按地址访问的存储器,查找平均需要M/2次操作,而相联存储器仅需要一次检索。

  6. 某机器的主存储器容量共32KB,由16片16K×1位(内部采用128×128存储器阵列)的DRAM芯片字位扩展构成,若采用集中式刷新方式,且刷新周期为2ms,那么对所有存储单元刷新一遍需要( )存储周期。
    A.128
    B.256
    C.1024
    D.16384
    答案: A A A
    刷新是刷新 所有芯片 的 同一行。

  7. 某容量为256MB的存储器由若干4M×8位的DRAM芯片构成,该DRAM芯片的地址引脚和数据引脚总数是()
    A. 19
    B. 22
    C. 30
    D. 36
    答案: A A A
    DRAM的引脚复用:地址信号分行、列两次传送。因此地址线是原来的 1/2。

10. 主存储器与CPU的连接

  1. 在1K×8位的存储器芯片中,采用双译码方式,译码器的输出信号有______条。
    A.1024
    B.64
    C.32
    D.10
    答案: B B B
    地址译码器的设计方案有:单译码方式和双译码方式。

  2. 单译码方式:如果地址线有n条,那么译码器有 2 n 2^n 2n种状态,对应 2 n 2^n 2n个地址,每一个地址选中一个存储字,但是当n比较大的时候,译码器的出线数目十分庞大。因此单译码方式适合小容量存储器。

  3. 双译码方式:可以减少选择线的数目,在这种方式中,译码器被分为两个,则每一个译码器有 n 2 \frac{n}{2} 2n个输入,对应 2 n 2 2^{\frac{n}{2}} 22n个输出状态,两个译码器总共便有$2^{\frac{n}{2}} * 2^{\frac{n}{2}} $(不变) 个输出状态,但是输出信号(输出线)为$2^{\frac{n}{2}} + 2^{\frac{n}{2}} $ 个,减少了很多。

  4. 某1K×1位(32×32矩阵)的存储芯片内部移码驱动方式采用“重合法”时,需要______根选择线才能选择存储芯片内的任一存储单元。
    A. 10
    B. 32
    C. 64
    D. 1024
    答案: C C C
    重合法是通过 行地址 和 列地址 来共同选中一个存储单元。题目中 1K * 1位存储芯片内部位 32 * 32 矩阵,因此行、列选择线均为 32根,因此共需要 64 根选择线才可以选中芯片内的任何一个存储单元。

  5. 存放系统程序或者各类常数用 ROM;存放用户程序用RAM.

  6. RAM 芯片中有 W E ‾ \overline{WE} WE引脚,而ROM中没有这个引脚。可以用以区别二者。

  7. 设存储器的容量位128k*8位,若按字(16位)编址,则该存储器的地址空间为()
    A. 32KW
    B. 64KW
    C. 128KW
    D. 256KW
    答案: B B B
    其中 W 代表字的意思。

  8. 存储器采用部分译码法片选时,______。
    A. 不需要地址译码器
    B. 不能充分利用存储器空间
    C. 会产生地址重叠
    D. CPU的地址线全参与译码
    答案: C C C
    部分移码 即只使用高地址位的一部分参加译码,而另一部分与高位地址与译码电路无关,因此会发生一个存储单元对应多个地址的现象,这种现象被称为地址重叠。
    例如,当前两位不参与移码时,00111,01111 二者表示同一个地址。

  9. 某计算机存储器按字节编址主存地址空间大小64MB现用4M×8位RAM芯片组成32MB的主存储器,则存储地址寄存器MAR的位数至少是()
    A. 23位
    B. 24位
    C. 25位
    D. 26位
    答案: D D D
    注意陷阱,尽管只是用32MB,但仍然需要按照 64MB 来计算。(因为是按照字节编址)

11. 双口RAM和多模块存储器

  1. 多模块存储器能够被快速访问的原因是______。
    A. 采用高速元器件
    B. 各模块有独立的读写电路
    C. 采用了信息预读技术
    D. 模块内各单元地址不连续
    答案: B B B
    多模块存储器又称为多体并行系统,它采用多个模块组成的存储器,每一个模块有相同的容量和存取速度,各模块各自都有独立的地址寄存器、数据寄存器、地址译码器和读/写电路,每一个模块都可以看成一个独立的存储器。因此答案为 B.

  2. 采用八体并行低位交叉存储器,设每个体的存储容量为32K×16位,存取周期为400ns,下述说法中正确的是______。
    A. 在400ns内,存储器可向CPU提供 2 7 2^7 27位二进制信息
    B. 在100ns内,每个体可向CPU提供 2 7 2^7 27位二进制信息
    C. 在400ns内,存储器可向CPU提供 2 8 2^8 28位二进制信息
    D. 在100ns内,每个体可向CPU提供 2 8 2^8 28位二进制信息
    答案: A A A
    存储周期为 400ns, 一共八个存储器,因此总线周期为 50ns. 对于单个存储器而言,每一存储周期内仍然只能取出16位,但是由于CPU交叉访问 8 各存储器,所以能在一个存储周期内使得 8 各存储体各传输 16 位,共128位。

12. 高速缓冲存储器(Cache)

  1. 下列因素中,与Cache的命中率无关的是______。
    A.Cache块的大小
    B.Cache的容量
    C.主存的存区时间
    D.Cache的块数
    答案: C C C
    Cache 得 块长 和 块数 都是影响Cache 命中率的重要因素。
    Cache 的容量为 块长 * 块数。

  2. 下列说法中正确的是_______。
    A.Cache与主存统一编址,Cache的地址空间是主存地址空间的一部分
    B.主存储器只由易失性的随机读/写存储器构成
    C.单体多字存储器主要解决访存速度的问题
    D. 以上都不正确。
    答案: C C C
    A,Cache-主存-辅存层次中,前者的内容可以在后者中找到。因此 Cache 主存不是统一编址。
    B,主存由 RAM 和 ROM 构成,统一编址。而ROM为非议实行随机存储器。
    C,单体多字存储器把存储器的存储字长增加到 n 倍,以存放n个指令字或者数据字,所以单体多字存储器的最大带宽比单字存储器的最大带宽提高N倍。

  3. 假设主存按字节编址,Cache共有64行,采用直接映射方式,主存块大小为32字节,所有编号都从0开始。现已知主存第3000号单元现在Cache中,那么其所在Cache的行号为______。
    A. 13
    B. 26
    C. 29
    D. 58
    答案: C C C
    i = j mod C, 其中 i为Cache的行号,j为主存中的块号,C为Cache的块数(在直接映射方式中就是 行数)。
    由题可知 C = 64.
    求j,主存第3000号单元,一个主存块为32字节,故有3000/32 = 93余24,因此在第94块上,又因为编号从0开始,因此在编号为93的块中。
    则 i = 93 mod 64 = 29.

  • 拓展:如果把 “直接映射方式” 改成 “4路组相联映射方式” 那么Cache的组号是多少?
    组相联映射的关系为: i = j mod C, 其中 i为 Cache 的组号,j为主存的快好,C为Cache的组数。
    因为 Cache有64行,一组有4行,因此 C = 16.
    j同上,在编号为 93的块中。
    则 i =93mod16 = 13.
  1. 假定主存地址位数为32位,按字节编址,主存和Cache之间采用直接映射方式,主存块大小为1个字,每字32位,写操作时采用全写(Write-Through)方式,则能存放32K字数据的Cache的总容量至少应有()位。
    A.1504K
    B.1536K
    C.1568K
    D.1600K
    答案: B B B
    如果采用 写回法 则答案为 C C C.

  2. 已知Cache A采用直接映射方式,共16行,块大小为1个字节,缺失损失为8个时钟周期;Cache B也采用直接映射方式,共4行,块大小为4个字节,缺失损失为11个时钟周期。假设开始时Cache为空,按照字节寻址,那么下列访问地址序列中,Cache B具有更低的缺失率,但Cache B的总缺失损失反而比Cache A大的是()
    A. 1,2,3,4
    B. 0,2,4,8,0
    C. 0,1,0,1,0,1
    D. 0,8,0,8,0,8
    答案: B B B
    设 Cache A 和 Cache B 缺失次数分别为 a 和 b, 则需要满足 a > b 并且 8a < 11b.
    A,a = 4,b = 2;
    B,a = 4,b = 3;
    C,a = 2,b = 1;
    D,a = 2,b = 2;

  3. 一般来讲,直接映射常用在______。
    A. 小容量高速Cache
    B. 大容量高速Cache
    C. 小容量低速Cache
    D. 大容量低速Cache
    答案: b b b

  4. 在全相联映射、直接映射和组相联映射三种基本映射方式中,块冲突概率最小的是()。
    A.全相联映射
    B.直接映射
    C.组相联映射
    D.不一定
    答案: A A A
    三种映射方式中,全相联映射的块冲突概率最小;直接映射的块冲突概率最大;组相联映射的块冲突概率居中。

  5. 访问相联存储器时,______。
    A. 根据内容,不需要地址
    B. 不根据内容,只需要地址
    C. 既要内容,又要地址
    D. 不要内容也不要地址
    答案: A A A

  6. 假设某计算机按字编址,Cache有4个行,Cache和主存之间交换的块大小为1个字。若Cache的内容初始为空,采用2路组相联映射方式和LRU替换算法,当访问的主存地址依次为0,4,8,2,0,6,8,6,4,8时,命中Cache的次数是()
    A.1
    B.2
    C.3
    D.4
    答案: C C C

13. 虚拟存储器

  1. 段页式存储管理汲取了页式存储管理和段式存储管理的长处,其实现原理结合了页式和段式管理的基本思想,即( )。
    A.用分段方法来分配和管理物理存储空间,用分页方法来管理用户地址空间
    B.用分段方法来分配和管理用户地址空间,用分页方法来管理物理存储空间
    C.用分段方法来分配和管理主存空间,用分页方法来管理辅存空间
    D.用分段方法来分配和管理辅存空间,用分页方法来管理主存空间
    答案: B B B
    段页式存储管理兼有页式和段式管理的优点。采用分段的方法来分配和管理用户地址空间,用分页的方法来管理物理存储空间。

  2. 采用段式存储管理时,一个程序如何分段是在______时决定的。
    A. 分配主存
    B. 用户编程
    C. 装作业
    D. 程序执行
    答案: B B B
    引入分段式存储的目的主要是为了满足用户/程序员在编程和使用上的要求,用户编程时,把作业按照逻辑关系分为若干段,每一段都是从0开始编址,并有自己的名字和长度。

  3. 下列关于CaChe和虚拟存储器的说法,错误的是()。
    A.当CaChe失效(即不命中)时,处理器将会切换进程,以更新CaChe中的内容
    B.当虚拟存储器失效(如缺页)时,处理器将会切换进程,以更新主存中的内容
    C.CaChe和虚拟存储器由硬件和OS共同实现,对应用程序员是透明的
    D.虚拟存储器的容量等于主存和辅存的容量和
    答案: A , C , D A,C,D A,C,D
    A,Cache失效和虚拟存储器失效的处理方法不同,虚拟存储器缺页时候发生缺页中断;Cache完全由硬件实现。
    虚拟存储器中,主存的内容只是辅存的一部分内容。

  4. |TLB|页表|Cache|是否可能发生?
    —|---|—|
    |命中|命中|命中|可能
    |命中|命中|不命中|可能
    |命中|不命中|命中|不可能,因为TLB是页表的子集
    |命中|不命中|不命中|不可能,因为TLB是页表的子集
    |不命中|命中|不命中|可能,数据在主存不在Cache中
    |不命中|命中|命中|可能
    |不命中|不命中|命中|不可能,因为数据不在主存
    |不命中|不命中|不命中|可能,因为数据不在主存
    总结:

  • TLB是页表子集,TLB命中,页表一定命中;但是页表命中,TLB不一定命中。TLB和页表一般是同时查询。
  • Cache 中的数据仅仅是主存的一小部分。如果TLB和页表都不命中,那么Cache必然不命中,代表数据不在主存中。
  1. 快表在计算机系统中是用于( )。
    A.存储文件信息
    B.与主存交换信息
    C.地址变换
    D.存储通道程序
    答案: C C C

14. 外存储器

  1. CD-ROM的光道是()。
    A.位记录密度不同的同心圆
    B.位记录密度相同的同心圆
    C.位记录密度不同的螺旋线
    D.位记录密度相同的螺旋线
    答案: C C C

  2. 磁盘存储器的等待时间指( )。
    A.磁盘旋转一周所需的时间
    B.磁盘旋转半周所需的时间
    C.磁盘旋转2/5周所需的时间
    D.磁盘旋转3/5周所需的时间
    答案: B B B

  3. 下列选项中,用于提高RAID可靠性的措施有()
    Ⅰ.磁盘镜像 Ⅱ.条带化 Ⅲ.奇偶校验 Ⅳ.增加Cache机制
    A.仅Ⅰ、Ⅱ
    B.仅Ⅰ、Ⅲ
    C.仅Ⅰ、Ⅲ和Ⅳ
    D.仅Ⅱ、Ⅲ和Ⅳ
    答案: B B B
    Ⅰ,磁盘镜像指将磁盘的数据复制到其他的磁盘,如果某个磁盘出现了问题,可以通过复制的数据来恢复,提高可靠性。
    Ⅱ,条带化用来解决磁盘冲突问题,因为条带化可以将一块连续的数据分为多个小部分并把它们分别存储到不同的磁盘上去。
    Ⅲ,奇偶校验位可以很明显提高RAID的可靠性。
    Ⅳ,Cache机制仅仅提高了访问速度,与可靠性无关。
    RAID:磁盘阵列。

  4. 某磁盘的转速为10000转/分,平均寻道时间是6ms,磁盘传输速率是20MB/s,磁盘控制器延迟为0.2ms,读取一个4KB的扇区所需的平均时间约为()
    A.9ms
    B.9.4ms
    C.12ms
    D.12.4ms
    答案: B B B
    平均时间 = 平均等待时间 + 寻道时间 + 读取时间 + 控制器延迟时间。
    读取时间 = 4Kb / 20Mb/s.
    平局等待时间:由于磁盘转速为10000转/分,因此转一圈的时间为6ms,因此平均等待时间(平均等待时间为盘片旋转一周所需的时间的一半)为3ms.

  5. 某彩色图形显示器,屏幕分辨率为640像素×480像素,共有4色、16色、256色和65536色4种显示模式。问:1. 试给出每个像素的颜色数m和每个像素所占用存储器的比特数n之间的关系。2. 显示缓冲存储器的容量是多少?
    答案:1. 每个像素的颜色数m和每个像素占用的存储器的比特数n之间关系: n = l o g 2 m n = log_2m n=log2m 2. 显示缓冲存储器的容量应该按照最高灰度(65536色)设计,因此容量为 $ 640 * 480 * log_265536 bit/8 = 614400B$.

15. 指令格式

  1. 某机器采用16位单字长指令,采用定长操作码,地址码为5位,现已定义60条二地址指令,那么单地址指令最多有______条。
    A. 4
    B. 32
    C. 128
    D. 256
    答案: A A A
    首先可以计算出操作码的字段的长度位 16 - 5 -5 = 6. 由于采用定常操作码,因此,一共可以定义 2^6=64个,则但地址指令最多4条。
    注:如果改成可变操作码,那么答案是什么?分析如下:如果采用可变操作码,每条二地址指令可以扩展为 2 ^ 5 = 32 条单地址指令,那么单地址指令最多 32 * 4(剩余4个二地址指令) = 128条。

  2. 一个计算机系统采用32位单字长指令,地址码为12位,如果定义了250条二地址指令,那么还可以有______条单地址指令。
    A.4K
    B.8K
    C.24K
    D.16K
    答案: C C C
    由于操作码不固定,如果不考虑一地址指令和零地址指令,那么一共存在256条二地址指令。题目中已经定义了250条二地址指令,那么还剩下 6 条二地址指令以供拓展,每一条二地址指令可以拓展 2^12 个一地址指令,所以一共可以拓展 6 * 2^12 = 24K 条单地址指令。

  3. 采用扩展操作码的重要原则是()。
    A.操作码长度可变
    B.对使用频率高的指令采用短操作码
    C.对使用频率低的指令采用短操作码
    D.满足整数边界原则
    答案: B B B
    对哦使用频率高的指令,分配较短的操作码可以降低指令的平均长度,减少译码和分析的时间。

  4. 某计算机字长32位,CPU中有32个32位通用寄存器,采用单字长定长指令字格式,操作码占6位,其中还包含对寻址方式的指定。若采用通用寄存器作为基址寄存器的RS型指令,则该指令的形式地址空间为______。
    A. 2 16 2^{16} 216
    B. 2 21 2^{21} 221
    C. 2 26 2^{26} 226
    D. 2 32 2^{32} 232
    答案: A A A
    基址寻址的RS型指令的一个操作数在寄存器中,另一个操作数在基址寻址的主存单元中,因为采用通用寄存器作为基址寄存器,所以在指令中明显指出基址寄存器是哪一个通用寄存器,所以基址寄存器的编号为 5 位.
    |操作码|操作码寄存器编号|基址寄存器编号|形式地址(偏移量)
    |—|---|
    |6位|5位|5位|32-6-5-5 = 16 位|
    拓展:基址寄存器可以采用隐式和显式的两种。隐式,指的是在计算机内部专门设置一个基址寄存器BR,使用时用户不必明显地指出该基址寄存器,只需要指令的寻址特征位反映出基址殉职即可;显式,是在一组通用寄存器里,由用户明确指出哪一个寄存器作为基址寄存器,存放基地址。
    上述题目属于显式的情况。

  5. 单地址双目运算类指令中,除地址码指明的一个操作数以外,另一个操作数通常采用______。
    A. 堆栈寻址方式
    B. 立即寻址方式
    C. 间接寻址方式
    D. 隐含指定方式
    答案: D D D
    隐含寻址(即“隐含指定方式”),指的是 指令字中不明显地给出操作数地址,其操作数的地址隐含在操作码或者某一个寄存器中。

16. CISC 和 RISC 的基本概念

|比较内容|CICS|RISC|
|—|---
|指令系统|复杂、庞大|简单、精简|
|指令数目|一般大于200|一般小于100|
|寻址方式|一般大于4|一般小于4|
|指令字长|不固定|等长|
|可访存指令|不加限制|只有Load/Store指令|
|各种指令使用频率|相差很大|相差不大|
|各种指令执行时间|相差很大|大多数在一个周期内完成|
|优化编译实现|很难|相对容易|
|寄存器个数|少|多
|控制器实现方式|绝大多数为微程序控制|绝大多数为硬布线控制|
|软件系统开发时间|较短|较长|
|指令流水线|可以通过一定方式实现|必须实现|

  1. RISC 更能提高运算速度。RISC的指令数、寻址方式和指令格式种类少,又设有多个寄存器,采用流水线技术**(RISC一定采用流水线技术,而CISC不一定)**,大多数指令在一个时钟周期内完成。

  2. RISC便于设计,可减低成本,提高可靠性。RISC指令系统简单,因此机器设计周期短;逻辑简单,故可靠性高。

  3. RISC有利于编译程序代码优化。RISC指令类型少,寻址方式少,使编译程序容易选择更有效的指令和寻址方式,并适当地调整指令书匈奴,使代码执行更高效化。

  4. 从以下有关RISC的描述中,选择正确的描述是()
    A.为了实现兼容,各公司新设计的RISC计算机,是从原来CISC系统的指令系统中挑选一部分实现的
    B.早期的计算机比较简单,采用RISC技术后,计算机的体系结构又恢复到了早期的情况
    C.RISC的主要目标是减少指令数,因此允许以增加每条指令的功能的方法来减少指令系统所包含的指令数
    D.以上说法都不对
    答案: D D D
    A,RISC的指令基本上被CISC包含,但是RISC并不是为了实现兼容才被挑选出来的,而是选择最常用最简短的指令。
    B,体系结构由于流水线和RISC基数,实现了很大的进步。
    C,并不是增加每条指令的功能,而是大多数通过 组合逻辑 来实现复杂指令的功能(作为比较 CISC 中大多数使用 微程序 来控制)

17. 指令的寻址方式(一)

  1. 小端方式存储:最低有效字节存储在最小位置上。
    大端方式存储:将高序字节存储在起始地址。

  2. 边界对齐:某种数据类型的存储地址有一定要求。结构体中会根据第一个数据的大小进行对齐。
    问题来了,我们是按照最大数据进行对齐还是按照第一个数据进行对齐?
    不同机器上的对齐策略不同,一般按照int的4个字节进行对齐。

  3. 相对寻址方式中,指令所提供的相对地址实质上是一种()。
    A.立即数
    B.内存地址
    C.以本条指令在内存中首地址为基准位置的偏移量
    D.以下条指令在内存中首地址为基准位置的偏移量
    答案: D D D
    相对寻址方式中:EA = (PC) + A, 其中A是形式地址。执行完本条指令的时候,PC 已经完成了加1。

  4. 单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数外,另一个数常需采用()。
    A. 堆栈寻址方式
    B. 立即寻址方式
    C. 隐含寻址方式
    D. 间接寻址方式
    答案: C C C
    一地址指令中,指定地址码指定一个操作数,另一个操作数经常采用隐含寻址方式,即另外一个操作数隐藏在累加器ACC中。

  5. 有效地址 指的是 操作数的真实地址。

  6. 对一个区域内的成批数据采用循环逐个进行处理时,常用的指令寻址方式是( )
    A. 变址寻址方式
    B. 相对寻址方式
    C. 基址寻址方式
    D. 间接寻址方式
    答案: A A A
    变址寻址适合处理数组问题和循环问题。由于变址寄存器中的内容可以由用户改变,因此处理数组问题时,只需要将指令字中的形式地址设置为数组首地址即可。

  7. 采用变址寻址可扩大寻址范围,且________。
    A.变址寄存器内容由用户确定,在程序执行过程中不可变
    B.变址寄存器内容由操作系统确定,在程序执行过程中可变
    C.变址寄存器内容由用户确定,在程序执行过程中可变
    D.变址寄存器内容由操作系统确定,在程序执行过程中不可变
    答案: C C C

  8. 下列关于各种寻址方式获取操作数快慢的说法中,正确的是______。 Ⅰ.立即寻址快于堆栈寻址 Ⅱ.堆栈寻址快于寄存器寻址 Ⅲ.寄存器一次间接寻址快于变址寻址 Ⅳ.变址寻址快于一次间接寻址
    A.Ⅰ、Ⅳ
    B.Ⅱ、Ⅲ
    C.Ⅰ、Ⅲ、Ⅳ
    D.Ⅲ、Ⅳ
    答案: C C C
    寄存器的速度通常是主存的数十倍。因此获取操作数快慢主要取决于寻址方式的访存次数。
    1>. 立即数寻址方式中,操作数在指令中,不需要访问任何寄存器和内存,取数最快;2>. 堆栈寻址可能是硬堆栈(寄存器)或者软堆栈(内存),采用软堆栈比寄存器寻址慢;3>. 寄存器一次间接寻址先访问寄存器得到地址,然后再访问主存;4>. 变址寻址访问寄存器后,还要将寄存器内容和基址相加,再依据相加的结构访存。5. 一次间接寻址需要访问两次访存。

  9. 寄存器中的值可能是地址,也可能是数据,其内容本身没有区别,计算机要识别它们是数据还是地址应根据______。
    A. 寄存器编号
    B. 判断程序
    C. 指令操作码或寻址方式位
    D. 时序信号
    答案: C C C

  10. |寻址方式|有效地址计算方式|用途及特点
    |—|---|
    |立即寻址|如有需要,可填PC|通常用于给寄存器赋初值
    |直接寻址| EA=A|
    |隐含寻址| |缩短指令字长
    |一次间接寻址|EA=(A)|扩大寻址范围,易于完成子程序返回
    |寄存器寻址|EA=R_i |指令字较短,执行速度快
    |寄存器间接寻址|EA=(R_i) |扩大寻址范围
    |基址寻址|EA=A+(BR) |扩大操作数寻址范围;多道程序适用,为程序或者数据分配存储空间
    |变址寻址|EA=A+(IX)|主要用于处理数组问题
    |相对寻址|EA=A+(PC)|用以转移指令和程序浮动
    |先间址再变址|EA=(A)+(IX)|
    |先变址再间址|EA=(A+(IX))|

BR为基址寄存器;IX为变址寄存器;PC为程序计数器。

    • 基址寻址中的基址寄存器的内容通常由操作系统或者管理程序决定,在程序执行过程中是不可变的,而指令字中的A是可变的。
  • 变址寻址中变址寄存器的值是由用户设定的,在程序执行过程中是可变的,而指令字中的A是不可变的。

18. 指令的寻址方式(二)

  1. 在寄存器间接寻址方式中,操作数应在( )中。
    A. 寄存器
    B. 堆栈栈顶
    C. 累加器
    D. 主存单元
    答案: D D D

  2. 直接寻址的无条件转移指令功能是将指令中的地址码送入______。
    A. PC
    B. 地址寄存器
    C. 累加器
    D. ALU
    答案: A A A
    无条件转移指令的操作原理,即需要将带转移指令的地址送入程序寄存器中。

  3. 在下面几种寻址方式中,______方式取操作数最快。
    A.直接寻址
    B.寄存器寻址
    C.相对寻址
    D.变址寻址
    答案: B B B
    直接寻址的操作数在主存中,需要访问一次主存。
    寄存器寻址的操作数在寄存器中。
    相对寻址,变址寻址,需要首先进行加法运算再访问主存。

  4. 以下说法正确的是( )。
    A.寻址方式是:指令如何给出操作数或操作数地址的方式
    B.所有指令的寻址方式都相同
    C.所有的指令都有操作码和地址码
    D.指令的功能与寻址方式无关
    答案: D D D
    A,所谓寻址方式就是处理器根据指令中给出的地址码来寻找操作数所在地址的方法。

19. CPU的功能和基本结构

  1. 条件转移指令执行时所依据的条件来自( )。
    A.指令寄存器
    B.标志寄存器
    C.程序计数器
    D.地址寄存器
    答案: B B B
    标志寄存器中(又名程序状态字,PSW)有 状态标志,如零标志(Z)、进位标志(C),大多数指令地执行会影响这些标志位;控制标志,如中断标志、陷阱标志等。
    条件转移指令是一组十分重要的转移指令,它依据 标志寄存器 中的 一个(多个) 标志位来决定是否需要转移。这为实现多功能程序提供了便要的手段。
    注:程序状态寄存器堆用户不透明。
    A,指令寄存器IR 用来保存当前正在执行的指令。
    C,程序计数器(指令计数器,PC),存放下一条指令在主存中的地址。为了保证程序能够连续地执行下去,CPU必须通过它来确定下一条指定地地址。

  2. 在 CPU 的状态寄存器中,若符号标志SF为“1”,表示运算结果为()
    A.正
    B.负
    C.零
    D.不一定
    答案: D D D
    SF是符号标志位,当运算结果最高有效位为1时,SF1,否则,SF0。
    当此数为有符号数时,表示为负数;当此数为无符号数时,SF地值没有意义。

  3. 下列部件中不属于执行部件的是()
    A.控制器
    B.存储器
    C.运算器
    D.外围设备
    答案: A A A
    一台计算机可以分为两大部分:控制部件和执行部件。二者通过 控制线 联系。

  4. 关于通用寄存器,下列说法正确的是______。
    A. 可存放指令的寄存器
    B. 可存放程序状态字的寄存器
    C. 本身具有计数逻辑与移位逻辑的寄存器
    D. 可存放运算结果的寄存器
    答案: D D D
    A,存放指令的寄存器 是 指令寄存器IR.
    B,存放程序状态字的寄存器 是 程序状态字寄存器PSW.
    以上二者都不属于通用寄存器。
    C,具有 计数功能 的寄存器被称为 计数寄存器;
    具有 移位功能 的寄存器被称为 移位寄存器;
    二者属于通用寄存器。但并不是所有通用寄存器具有这两个功能。
    归纳:CPU中设置多个通用寄存器,通用寄存器可以由程序编制访问。通用寄存器用来存放原始数据和运算结果,有的还可以作为变址寄存器、计数器、地址指针等。
    另外,通用寄存器的内容一般可以被程序员改变,并且改变后不会影响计算机的正常运行。因此,类似于PSW,IR等均不是通用寄存器。

  5. CPU的基本功能不包括______。
    A.指令控制
    B.操作控制
    C.数据处理
    D.数据通信
    答案: D D D
    CPU的五大功能:

  • 指令控制:控制器能自动地形成指令的地址,并能发出取指令的命令,将对应地址的指令取到控制器中。
  • 操作控制:取到指令之后,产生完成每条指令所需要的控制命令。
  • 时间控制:控制命令产生之后,需要对各种控制命令加以时间上的限制。
  • 数据处理:在执行指令的过程中,可能需要进行算术运算和逻辑运算。
  • 中断处理:
  1. 中断处理和子程序调用都需要压栈以保护现场,中断处理一定会保存而子程序调用不需要保存其内容的是( )。
    A.程序计数器
    B.程序状态字寄存器
    C.通用数据寄存器
    D.通用地址寄存器
    答案: B B B
    中断处理之后需要恢复现场,而子程序调用不需要。
    中断发生突然,系统无法预知,因此当中断处理返回时需要还原程序状态。
    子程序调用系统可以预知,而且子程序调用通常在进程内部执行,不会改变程序状态。

  2. CPU中译码器的主要作用是进行()。
    A.地址译码
    B.指令译码
    C.数据译码
    D.控制信号译码
    答案: B B B
    不要将 指令译码器 和 地址译码器 搞混。
    数据和控制信号不需要译码。

20. 指令执行过程

  1. 取指令操作( )。
    A.受到上一条指令的操作码控制
    B.受到当前指令的操作码控制
    C.受到下一条指令的操作码控制
    D.是控制器固有的功能,不需要在操作码控制下进行
    答案: A A A
    只有完成上一条指令,PC才会自动加1,从而指向下一条指令。

  2. 下面有关指令周期的叙述中,错误的是______。
    A.指令周期的第一个机器周期一定是取指周期
    B.所有指令的执行周期一样长
    C.在有间接寻址方式的指令周期中,至少访问两次内存
    D.在一条指令执行结束,取下条指令之前查询是否有中断发生
    答案: B B B
    A,指令周期是执行一条指令所需的时间,一般由若干个机器周期组成,是从取指令,分析指令到执行完指令 所需的全部时间。因此指令周期的第一个时钟周期一定是取指周期。
    B,每条指令完成的操作不同,例如有的进行加减法,有的乘除,有的传送内容。
    C,间接寻址,第一次根据地址码的内容取操作数地址,第二次根据操作数的地址到取操作数。一共两次访问内存。
    D,现代计算机系统都有中断功能,在具有中断功能的系统中,除了指令本身要求的操作之外,每条指令执行结束,取下条指令之前,还要检测有没有中断发生。

  3. 指令周期的数据流:

    • 取指周期:依据PC中内容从主存中取指令代码并放在IR中。
    • 间址周期:取操作数的有效地址。因此间址周期结束之后,MDR的内容是操作数地址。
    • 执行周期:依据IR中的指令字的操作码和操作数通过ALU操作产生执行结果。
    • 中断周期:处理中断请求。执行中断隐指令,完成以下工作:1. 保护程序断点;2. 寻找中断服务程序的入口地址;2. 关中断。

21. 控制器的工作和组成原理

  1. 下列选项中,能引起外部中断的事件是( )。
    A.键盘输入
    B.除数为0
    C.浮点运算下溢
    D.访存缺页
    答案: A A A
    外部中断:指CPU以外的部件引起的中断。包括I/O设备发出的中断(简称I/O中断,例如键盘输入等)、时钟中断。
    内部中断:指由于CPU内部硬件或者软件的原因引起的中断。内部中断一般称为陷入或异常,包括程序运算引起的各种错误,例如,地址非法、算法操作溢出、非法指令等。

  2. 隐指令 是指________。
    A.操作数隐含在操作码中的指令
    B.在一个机器周期里完成全部操作的指令
    C.指令系统中没有的指令
    D. 隐含地址码的指令
    答案: C C C
    隐指令不是指令系统中一条真正的指令,其没有操作码。例如,中断隐指令就是一种不允许,也不可能为用户所使用的特殊“指令”。

  3. 程序中断分为 单级中断 和 多级中断。
    单重中断在CPU执行中断服务程序的过程中不再被打断,即不允许中断嵌套。 多重中断在执行某个中断服务程序的过程中,CPU可以相应级别更高的中断请求,即允许中断嵌套。
    在单级中断系统中,中断服务程序的执行顺序为:1. 保护现场;2. 中断事件处理;3. 恢复现场;4. 开中断;5. 中断返回。
    进入中断周期后,CPU对中断相应的过程如下:1. 关中断 2.保护断点 3. 识别中断源 4. 保护现场 5. 执行中断服务程序 6. 恢复现场 7. 开中断与返回。

  4. 禁止中断的功能可以由______来完成。
    A.中断触发器
    B.中断允许触发器
    C.中断屏蔽触发器
    D.中断禁止触发器
    答案: B B B
    当 中断允许触发器 为"1"时,设备可以向CPU发出中断请求。
    当 中断允许触发器 为"0"时,设备不可向CPU发出中断请求。

  5. 中断系统中,中断屏蔽字的作用是( )。
    A.暂停对所有中断源的响应
    B.暂停对所有可屏蔽中断源的响应
    C.暂停对某些可屏蔽中断源的响应
    D.暂停对主存的访问
    答案: C C C
    中断是指打断中央处理器正在执行的工作,让中央处理器去处理其他更加重要或者更为紧迫的任务,在处理完紧急任务后又能回到以前执行的地方。
    发起中断的事务即为中断源。
    每一个中断源都有一个 中断屏蔽触发器 。当其为’1’时,CPU不相应该中断源的请求。
    将所有中断屏蔽触发器组合起来,构成一个中断屏蔽寄存器,中断屏蔽寄存器 的内容即为中断屏蔽字。
    注意:优先级别越高,屏蔽字中“1”的个数越多。

  6. 在中断处理过程中,完全由硬件自动执行的步骤是()
    A.保存中断点
    B.识别中断源
    C.保存将被中断服务程序破坏的通用寄存器中的内容
    D.返回中断点
    答案: A A A
    中断点是用来恢复现场用的。中央处理器收到中断请求后,如果是当前允许的中断,那么停止正在执行的代码,并把内部寄存器入栈,这个过程不能被再次打断,所以在保护现场的开始要先关中断,保护完后再开中断。这个过程应该尽量短,以避免错过了其他中断,因此,这个过程最好用硬件自动来完成,这样速度会快很多。

  7. 中断发生时,程序计数器内容的保护和更新是由()完成的。
    A.硬件自动
    B.进栈指令和转移指令
    C.访存指令
    D.中断服务程序
    答案: A A A

  8. 开中断和关中断两种操作都用于对()进行设置。
    A.中断允许触发器
    B.中断屏蔽寄存器
    C.中断请求寄存器
    D.中断向量寄存器
    答案: A A A

    中断允许触发器开终端、关中断
    中断屏蔽寄存器中断屏蔽
    中断请求寄存器提出中断请求
    中断向量寄存器保护中断服务程序入口地址
  9. 中断响应由高到低的优先次序宜用()。
    A.访管-程序性-机器故障
    B.访管-程序性-重新启动
    C.外部-访管-程序性
    D.程序性-I/O-访管
    答案: B B B
    中断优先级是依据事件的轻重缓急来划分的,越紧急的事件的优先级越高。
    所以,机器故障的优先级应该是最高的,访管次之,程序性(软中断)再次之,重新启动优先级最低。

  10. 三级时序系统提供的三级时序信号是______。
    A. 指令周期、机器周期、节拍
    B. 指令周期、机器周期、时钟周期
    C. 机器周期、节拍、工作脉冲
    D. 指令周期、微指令周期、时钟周期
    答案: C C C
    三级时序信号包括机器周期、节拍和工作脉冲。一台计算机内的控制信号一般由若干个机器周期状态,若干个节拍电位以及若干个工作脉冲定时完成。
    机器周期:1. 在一个控制阶段内持续起作用的信号。2. 通常用周期状态寄存器来标志和指明某周期控制。3. 指令周期可以分为取指周期、分析周期、执行周期。
    节拍:1. 把一个机器周期分为若干个相等的时间段,每一个时间段对应一个电位信号,称为节拍电位。2. 一般以能保证ALU进行一次运算操作作为一拍电位的时间宽度。
    工作脉冲:1. 及时改变标志状态。2. 工作脉冲的宽度一般为节拍电位宽度的1/N,只要能保证所有的触发器都能可靠地,稳定地翻转即可。

  11. 在微程序控制器中,微程序的入口微地址是通过______得到的。
    A. 程序计数器PC
    B. 前条微指令
    C. PC+1
    D. 指令操作码映射
    答案: D D D
    每一条机器指令对应一段微程序,微程序的入口微地址是由机器指令的操作码形成的。
    归纳:当公用的取指微程序从主存中取出机器指令之后,由机器指令的操作码字段指出各个微程序的入口地址。

  12. 在控制单元的异步控制方式中,各种微操作的执行时间分配方案是( )。
    A.所有微操作分配相同的执行时间
    B.各个微操作需要多长时间就分配多长时间
    C.大多数微操作分配较短的执行时间,某些复杂的微操作分配较长的执行时间
    D.所有微操作在同一节拍中进行
    答案: B B B

  13. 指令译码器是对( )进行译码。
    A.整条指令
    B.指令的操作码字段
    C.指令的地址
    D.指令的操作数字段
    答案: B B B

  14. 当微指令采用分段编码时,我们将互斥性微命令______。
    A. 放在同一段中
    B. 用多级译码来区分
    C. 放在不同段中
    D. 任意存放
    答案: A A A

  15. 微程序存放在______。
    A.主存储器的ROM中
    B.Cache中
    C.堆栈中
    D.CPU中的控制存储器中
    答案: D D D

  16. 微操作信号发生器的设计与下列因素( )基本无关。
    A.CPU寄存器数量
    B.指令系统
    C.数据通路
    D.机器字长
    答案: A A A
    微命令发生器根据 IR的内容:指令、 PSW的内容及时序线路的状态、产生控制整个计算机系统的各种控制信号。

  17. 计算机执行乘法指令时,由于其操作较复杂,需要更多的时间,通常采用________控制方式。
    A.延长机器周期内节拍数的
    B.异步控制
    C.中央与局部控制相结合的
    D,同步控制与异步控制相结合
    答案: C C C
    乘法指令属于中央控制与局部控制相结合的典型特例。
    归纳:中央控制与局部控制相结合的方式 可以将执行周期需要更多时钟周期的指令安排局部控制节拍,并将其插入到中央控制的执行周期内。

22. 指令流水线

  1. 数据相关包括 写后读RAW,写后写WAW,读后写WAR。假设有 i 和 j 两条指令,i在前,j在后。
    RAW:指令j试图在指令i写出寄存器之前就读出该寄存器的内容,这会导致j读出该寄存器旧的内容。
    WAR:指令j试图在指令i读出寄存器之前写入内容,会导致i读出新内容。
    WAW:指令j试图在指令i写出寄存器之前写入该寄存器,先后次序颠倒。

  2. 某计算机的指令流水线由四个功能段组成,指令流经各功能段的时间(忽略各功能段之间的缓存时间)分别为90ns、80ns、70ns和60ns,则该计算机的CPU时钟周期至少是( )。
    A.90ns
    B.80ns
    C.70ns
    D.60ns
    答案: A A A
    为了充分发挥流水线的作用,CPU时钟周期应取各功能段时间的最大值,使得各功能段能在CPU的统一时钟控制下执行。

  3. 三种类型的相关:1.结构相关:资源冲突;2.数据相关:数据冲突;3.控制相关:控制冲突。

  4. 一个 m段流水线CPU 和具有 m个并行部件的CPU 相比具有同等水平的吞吐能力。

  5. 设CPU采用三级指令、双发射的超标量流水线,操作周期为t,则CPU连续运行10条指令(假设这些指令完全适合于流水线上执行),所需要的时间为()
    A. 10t
    B. 7t
    C. 12t
    D. 6t
    答案: B B B
    三级指令,双发射的超标量流水线技术,耗时 3t+ (10-2)t/2 = 7t.

23. 总线概述

  1. 信息只用一条传输线,且采用脉冲传输的方式称为()
    A.串行传输
    B.并行传输
    C.并串行传输
    D.分时传输
    答案: A A A

  2. 串行总线主要用于()。
    A. 连接主机与外围设备
    B. 连接主存与CPU
    C. 连接运算器与控制器
    D. 连接 CPU 内部各部件
    答案: A A A
    串行通信方式由于其信息传送速度慢,信息传送的距离较长,所使用的信号线数量较少 等特点,主要用于连接主机和慢速设备的外围设备。例如主机与串行鼠标之间的信息传送。

  3. 主存通过()来识别信息是地址还是数据。
    A.总线的类型
    B.存储器数据寄存器(MDR)
    C.存储器地址寄存器(MAR)
    D.控制单元(CU)
    答案: A A A
    地址在地址总线上传输,数据在数据总线上传输。

  4. 总线的宽度 等于 数据线的根数。
    总线带宽 = 总线工作频率 * 数据线根数 / 8. 单位:字节/秒。

  5. 计算机使用总线结构的主要优点是便于实现积木化,缺点是______。
    A.地址信息、数据信息和控制信息不能同时出现
    B.地址信息与数据信息不能同时出现
    C.在总线中多个设备之间数据只能分时传输
    D.地址信息与数据信息能同时出现
    答案: C C C
    如果不分时传输,便会发生冲突。
    总线结构主要优点是便于实现积木化,同时减少了信息传输线的条数。(总线复用技术也减少了传输线条数)

  6. 通用微机系统的结构属于()。
    A.以MEM(存储器)为中心的单总线结构
    B.以MEM为中心的双总线结构
    C.以CPU为中心的双总线结构
    D.单总线结构
    答案:$B
    通用微机采用双总线结构。

  7. 在______结构中,外部设备可以和主存储器单元统一编址。
    A. 单总线
    B. 双总线
    C. 三总线
    D. 以上都可以
    答案: A A A

  8. 在()结构的运算器中需要在ALU的两个输入端加上两个缓冲寄存器.
    A.单总线结构
    B.双总线结构
    C.三总线结构
    D.都需要加
    答案: A A A
    对于单总线结构,因为任意时刻只能有一个操作数在单总线上传输,为了可以把两个操作数同时输入到ALU中,需要分两次来做,因此需要两个缓冲器。

  9. 为协调计算机系统各部件工作,需有______来提供统一的时钟标准。
    A.总线缓冲器
    B.总线控制器
    C.时钟发生器
    D.操作命令产生器
    答案: C C C
    A,总线缓冲器在总线传输中起到数据暂存缓冲的作用。
    B,总线控制器用来进行总线判优。

24. 总线操作和定时

  1. 总线通信中的同步控制是____。
    A.只适合于CPU控制的方式
    B.由统一时序控制的方式
    C.只适合于外围设备控制的方式
    D. 既有统一时钟,又允许速度差别较大的设备和谐地工作
    答案: B B B
    同步控制方式指的是由统一时序控制的通信方式,同步通信采用公众时钟,有统一的时钟周期。
    它即可以同于CPU控制,也可以用于高速的外部设备控制。

  2. 总线的半同步通信方式( )。
    A.既不采用时钟信号,也不采用握手信号
    B.只采用时钟信号,不采用握手信号
    C.不采用时钟信号,只采用握手信号
    D.既采用时钟信号,又采握手信号
    答案: D D D
    总线的半同步方式 就是同步方式和异步方式的结合。

25. 总线标准

  1. 在当前使用奔腾处理器的PC机,图形加速卡最好连在( )。
    A.ISA总线上
    B.PCI总线上
    C.EISA总线上
    D.AGP总线上
    答案: D D D

  2. 下列关于USB总线特性的描述中,错误的是()
    A.可实现外设的即插即用和热插拔
    B.可通过级联方式连接多台外设
    C.是一种通信总线,可连接不同外设
    D.同时可传输2位数据,数据传输率高
    答案: D D D
    USB总线属于串行总线,即一位一位的传输,不可能同时传输两位数据。

26. I/O系统的基本概念

  1. 设备的打开、关闭、读、写等操作是由()完成的。
    A.设备驱动程序
    B.编译程序
    C.设备分配程序
    D.用户程序
    答案: A A A

  2. 下列选项中,在I/O 总线的数据线上传输的信息包括( )。
    Ⅰ. I/O 接口中的命令字
    Ⅱ. I/O 接口中的状态字
    Ⅲ. 中断类型号
    A. 仅Ⅰ、 Ⅱ
    B. 仅Ⅰ、 Ⅲ
    C. 仅Ⅱ、 Ⅲ
    D. Ⅰ、 Ⅱ、 Ⅲ
    答案: D D D
    在程序查询方式中,向I/O接口发出的命令字 和 从I/O接口取回的状态字,以及中断方式中的中断类型号(确定相应的中断向量) 都是通过I/O总线的数据线传输的。

  3. 对输入输出系统产生决定性影响的基本要求是______。
    Ⅰ.异步性 Ⅱ.同步性 Ⅲ.分时性 Ⅳ.实时性 Ⅴ.设备相关性 Ⅵ.设备无关性
    A.Ⅱ,Ⅲ,Ⅴ
    B.Ⅰ,Ⅳ,Ⅵ
    C.Ⅱ,Ⅳ,Ⅵ
    D.Ⅰ,Ⅲ,Ⅴ
    答案: B B B
    输入输出系统的特点集中反应于 异步性、实时性和设备无关性。它们对输入输出系统的组织产生决定性影响。

  4. 对于字符显示器,主机送给显示器的应是显示字符的()
    A.ASCII码
    B.列点阵码
    C.BCD码
    D.行点阵码
    答案: A A A

27. 外部设备

  1. 为提高存储器的存取效率,在安排磁盘上信息分布时,通常是______。
    A. 存满一面,再存另一面
    B. 尽量将同一文件存放在一个扇区或相邻扇区的各磁道上
    C. 尽量将同一文件存放在不同面的同一磁道上
    D. 上述方法均有效
    答案: C C C

28. I/O接口

  1. ______是CPU与I/O设备之间的接口,它接收从CPU发来的命令,并去控制I/O设备工作,使处理机从繁杂的设备控制事物中解脱出来。
    A.中断控制器
    B.通道
    C.DMA控制器
    D.设备控制器
    答案: D D D
    设备控制器是计算机中的一个实体,其主要指责是控制一个或者多个I/O设备,以实现I/O设备和计算机之间的数据交换。它是CPU与I/O设备之间的接口,它接受从CPU发来的命令,并控制I/O设备工作,使处理器从繁杂的设备控制事物中解脱出来。

  2. 串行输入接口通常需要包含()。
    A.串/并转换电路
    B.并/串转换电路
    C.A和B
    D.以上都不需要
    答案: C C C
    串行接口的基本结构主要是异步接受/发送器,它包括并行数据和串行数据之间的相互转换。

  3. I/O接口的主要功能:1. 实现主机和外设的通信联络控制。2. 进行地址译码和设备选择。3. 实现数据缓冲。 4. 信号格式转换。 5. 传送控制命令和状态信息。

  4. 在统一编址的方式下,区分存储单元和I/O0设备是靠()
    A.不同的地址码
    B.不同的地址线
    C.不同的控制线
    D.不同的数据线
    答案: A A A

  5. 在独立编址的方式下,存储单元和I/O设备是靠______来区分的。
    A. 不同的地址码
    B. 不同的地址线
    C. 不同的指令
    D. 不同的数据线
    答案: C C C

28. I/O方式

  1. 在主机和外设的信息传送中,()不是一种程序控制方式。
    A.直接程序传送
    B.程序中断
    C.直接存储器存取(DMA)
    D.通道控制
    答案: C C C
    只有DMA方式是考硬件电路来实现的,其余三种方式均需要程序干涉。

  2. 在采用中断方式进行打印控制时,在打印控制接口电路和打印部件之间交换的信息不包括以下的()。
    A.打印字符点阵信息
    B.打印控制信息
    C.打印机状态信息
    D.中断请求信号
    答案: D D D
    中断请求信号是由I/O接口向CPU发出的,它不可能是通信总线上传输的信息。

  3. 不属于DMA控制器的是()。
    A.命令/状态寄存器
    B.内存地址寄存器
    C.数据寄存器
    D.堆指针寄存器
    答案: D D D
    在DMA控制器中由以下4类寄存器:1. 命令.状态寄存器(CR):用于接受从CPU发来的I/O命令或有关控制信息,或设备的状态。2. 内存地址寄存器(MAR):在输入时,它存放把数据从设备传送到内存的起始目标地址;输出时,它存放由内存到设备的源地址。3. 数据寄存器(DR):用于暂存从设备到内存或者从内存到设备的数据。4. 数据计数器(DC):用于存放本次CPU要读或写的字(字节)数。

  4. ( )用作连接大量的低速或中速设备。
    A.数据选择通道
    B.字节多路通道
    C.数组多路通道
    D. I/O处理器
    答案: B B B
    字节多路通道,它包含许多非分配型子通道,其数量可以达到几十到几百个,每一个通道连接一台I/O,并控制这个I/O操作。
    这些子通道按照时间片轮转方式共享主通道。

  5. 采用DMA方式传送数据时,每传送一个数据要占用()的时间。
    A.一个指令周期
    B.一个机器周期
    C.一个时钟周期
    D.一个存储周期
    答案: D D D
    采用DMA方式,每传送一个数据的操作是主存起始地址送总线、数据送I/O设备(或主存)、修改主存地址、修改字计数器。这些正好占一个存储周期。

  6. 在DMA传送方式中,由()发出DMA请求。
    A.外部设备
    B.DMA控制器
    C.CPU
    D.内存
    答案: A A A
    在DMA传送方式中,由外部设备向DMA控制器发出DMA请求信号,然后由DMA控制器向CPU发出总线请求信号。

  7. DMA方式的接口电路中有程序中断部件,其作用是________。
    A.实现数据传送
    B.向CPU提出总线使用权
    C.向CPU提出传输结束
    D. 发出中断请求
    答案: C C C
    DMA控制器中的中断机构用于数据块传送完毕时向CPU提出中断请求,CPU将进行DMA传送的结尾处理。
    归纳:DMA控制器的中断部件,仅当一个数据块传送完毕时才被触发,向CPU提出中断请求,以通知CPU进行DMA传送的结尾处理。它和中断控制器的功能不同。

  8. CPU响应DMA请求的条件是当前()执行完。
    A.机器周期
    B.总线周期
    C.硬件和软件
    D.固件
    答案: B B B
    DMA申请的是总线控制权,因此CPU只有在依次总线操作结束(总线周期执行完)时,才会响应DMA请求。


第二轮

1. 计算机系统概述

  1. 冯诺依曼机最根本的特征是采用 存储程序 原理, 基本工作方式是 控制流驱动方式。

  2. 编译程序 属于系统软件。

  3. 相联存储器 既可以 按内容寻址 又可以 按地址寻址。

  4. 什么是存储程序原理?按此原理,计算机应该具有哪些功能?
    答案:存储程序 是指 将指令以代码的形式事先输入到计算机主存储器种,然后按其在存储器中的首地址执行程序的第一条指令,以后就按照该程序的规定顺序执行其他指令,直到程序结束。
    按照此原理,计算机应该具有 五大功能:

  5. 寄存器由触发器构成。

  6. 磁盘可以 永久性 存放数据和程序。

  7. 计算机操作的最小时间单位时钟周期。时钟周期是cpu主频的倒数。
    CPU周期又称为机器周期,由多个时钟周期组成。

  8. 下列关于机器字长的说法正确的是()。
    I,三者在数值上总是相等的
    II,三者在数值上可能不等
    III,存储字长是存放在一个存储单元中的二进制代码位数
    Ⅳ,数据字长就是MDR的位数
    A.I、III
    B.I、IV
    C.II、III
    D.II、Ⅳ
    答案: C C C
    存储字长等于MDR的位数,而数据字长是数据总线一次能并行传送信息的位数,它可以不等于MDR的位数。

  9. 决定计算机计算精度的主要技术是 计算机的字长。

2. 数据的表示和运算

  1. 在一个按字节编址的计算机中,若数据在存储器中以小端方案存放。假定int型变量i的地址为08000000H,i的机器数为01234567H,地址08000000H单元的内容是______。
    A.01H
    B.23H
    C.45H
    D.67H
    答案: D D D

  2. 用1位奇偶校验能检测出1位主存错误的百分比为()。
    A.0%
    B.100%
    C.50%
    D.无法计算
    答案: B B B
    如果出现1位错误,那么奇偶校验码一定可以检测出。

  3. 在CRC校验中,接收端检查到有一位错误数据后,纠正的方法是()。
    A.请求重新发送
    B.删除数据
    C.通过余数的值由接收端自行纠正
    D.以上均可以
    答案: D D D

  4. 说明CRC码的纠错原理和方法。
    答案:原理:在CRC码中,选择适当的生成多项式G(X),在计算机二进制信息M(X)的长的确定时,余数与CRC码出错位的对应关系是不变的,因此可以用余数作为判断出错位置的依据而修正错误码。
    方法:接收数据时,将接受的CRC码与G(X)相除,若余数为0,则表明数据正确;若余数不为零,说明数据出错。如果G(X)选的好,还余数还可以判断出错位的位置,从而实现纠错。

  5. 算术移位:移位过程中符号位保持不变。
    逻辑移位:把操作数看作无符号数,不管左移右移都是补0。
    循环移位:1.带进位标志位CF的循环移位。2. 不带进位标志位的循环移位:例如,不带进位标志位的循环左移将最高位 进入 最低位 和 标志寄存器CF位。

  6. 设 X 为真值,X* 为其绝对值,满足 [ − X ∗ ] 补 = [ − X ] 补 [-X^*]_补=[-X]_补 [X]=[X],当且仅当()。
    A.X任意
    B.X为正数
    C.X为负数
    D.以上说法都不对
    答案: D D D
    当 X 为 0 或者为正数时,满足 [ − X ∗ ] 补 = [ − X ] 补 [-X^*]_补=[-X]_补 [X]=[X],B为充分条件,因此B错误。当X为负数时,-X为正数,-X*为负数,二者显然不相等。

  7. 关于模4补码,下列说法正确的是()。
    A.模4补码和模2补码不同,它更容易检查乘除运算中的溢出问题
    B.每个模4补码存储时只需一个符号位
    C.存储每个模4补码需要两个符号位
    D.模4补码,在算术与逻辑部件中为一个符号位
    答案: B B B
    A,模4补码具有模2补码的全部优点并更容易检查加减运算中的溢出问题。
    B,存储模4补码仅需要一个符号位,因为任何一个正确的数值,模4补码的两个符号位总是相同的。
    CD,只在两个模4补码的数送往ALU完成加减运算时,才把每一个数的符号位的值同时送到ALU的双符号位中,即只在ALU中采用双符号位。

  8. 乘法运算总结
    |类型|符号位|累计次数|
    |—|---|—|
    |原码一位乘法|不参与运算|n
    |补码Booth乘法|参与运算|n+1

  9. 除法运算总结

    类型符号位说明
    原码加减交替法不参与运算若最终余数为负,需恢复余数
    补码加减交替法参与运算商末位恒置为1
  10. 1> 凡是原码运算,不论加减乘除,符号位都需要单独处理,其中乘法运算的结果符号由参加运算的两个操作数符号“异或”得到。
    2> 补码除法(不恢复余数法/加减交替法),异号相除是看够减不够减,然后上商,够减则商0,不够减则商1.

  11. 计算机内部如何判断带符号正数加减法运算的结果 是否发生溢出?
    答案:带符号正数加减法溢出判断标准:如果加法器的两个输入端(加法)的符号相同且不同于输出端(和)的符号,则结果溢出;或 加法器完成加法操作时,次高位(最高数位)的进位 和 最高位(符号位)的进位 不同,则结果溢出。

  12. 证明:在定点小数表示中, [ X ] 补 + [ Y ] 补 = 2 + ( x + y ) = [ X + Y ] 补 [X]_补 + [Y]_补 = 2+ (x+y) = [X+Y]_补 [X]+[Y]=2+(x+y)=[X+Y]
    答案:分四种情况,见王道书。

  13. 进位标志位CF仅仅表示**最高位(符号位)**有进位,产生进位不一定代表溢出,对运算结果说明不了什么。

  14. 采用规格化的浮点数最主要是为了()。
    A.增加数据的表示范围
    B.方便浮点运算
    C.防止运算时数据溢出
    D.增加数据的表示精度
    答案: D D D
    和非规格化的浮点数相比,采用规格化的浮点数主要是为了增加精度。

  15. 浮点数下溢:正下溢 和 负下溢。

  16. 浮点数中,基数隐藏表示。

  17. 两个规格化浮点数进行加/减法运算,最后对结果规格化,能否确定需要右规的次数?能否确定需要左规的次数?
    答案:两个n位数的加/减运算,其和/差最多n+1位,因此有可能需要右规格化,但是右归最多一次。
    由于异号数相加,或者同号数相减,其和/差的最小位数无法确定,因此左规格化的次数也无法确定,但是最多不会超过n次。

  18. 加法器中每一位的进位生成信号g为()。
    A. X i ⊕ Y i X_i ⊕Y_i XiYi
    B. X i Y i X_iY_i XiYi
    C. X i Y i C i X_iY_iC_i XiYiCi
    D. X i + Y i + C i X_i+Y_i+C_i Xi+Yi+Ci
    设计多位加法器时,为了加快传输速度而采用了快速进位链,即对加法器的每一位都生成两个信号:1. 进位信号 g = X i Y i g = X_iY_i g=XiYi 2. 进位传递信号 p = X i ⊕ Y i p=X_i ⊕Y_i p=XiYi

  19. 8片74181和2片74182可以组成( )。
    A.组内并行进位,组间串行进位的32位ALU
    B.二级先进位结构的32位ALU
    C.组内并行进位,组间串行进位的16位ALU
    D.三级先进位结构的32位ALU
    答案: B B B
    74181 为 4位的内部先行进位的ALU芯片。
    74182 为 4位的先行进位芯片。

3. 存储系统

  1. 磁盘属于()类型的存储器。
    A.随机存取存储器(RAM)
    B.只读存储器(ROM)
    C.顺序存取存储器(SAM)
    D.直接存取存储器(DAM)
    答案: D D D

  2. Cache 和 主存 同时访问 一般认为,命中就取Cache的访问时间,不命中就取主存的访问时间。

  3. 动态RAM(DRAM)采用下列哪种刷新方式时,不存在死时间()。
    A.集中刷新
    B.分散刷新
    C.异步刷新
    D.都不对
    答案: B B B
    分散刷新,机器的存取周期中的一段时间用来读/写,另一端时间用来刷新,不存在死时间,但是存取周期变长了。

  4. 某一DRAM芯片,采用地址复用技术,其容量为1024×8位,除电源和接地端外,该芯片的引脚数最少是()
    A.16
    B.17
    C.19
    D.21
    答案: B B B
    采用地址复用技术,片选线用行选通线代替,再加上一个列选通线。

  5. 80386DX是32位系统,以4个字节为编制单位,当在该系统中用 8KB 的存储芯片构造 32KB的存储体时,应完成存储器的()设计。
    A.位扩展
    B.字扩展
    C.字位扩展
    D.字位均不扩展
    答案: A A A

  6. 下列的说法正确的是______。
    Ⅰ.高位多体交叉存储器能很好地满足程序的局部性原理
    Ⅱ.高位四体交叉存储器可能在一个存储周期内连续访问4个模 块
    Ⅲ.双端口存储器可以同时对同一区间、同一单元进行写操作
    A. 仅Ⅰ、Ⅲ
    B. 仅Ⅱ、Ⅲ
    C. 仅Ⅲ
    D. 仅Ⅱ
    答案: B B B
    Ⅱ,高位四体交叉存储器虽然 不满足 程序地连续读取,但是也有可能一次连续读出彼此相差一个存储体容量的4个字。概率虽小,但不是不可能。

  7. 比较采用 4体低位地址交叉的存储器 和 4端口读出的存储器 这两种方案的优缺点?
    答案:4体低位地址交叉的存储器:优点:允许同一个存储周期对几个存储体执行写操作。
    4端口读出的存储器:缺点:扩容难度大(因为是对同一个存储体使用多套读写电路实现的),且不能对多个端口的同一个存储单元同时执行写操作。

  8. 若由高速缓存、主存、硬盘构成的三级存储体系,则CPU访问该存储系统时发送的地址为______。
    A.高速缓存地址
    B.虚拟地址
    C.主存物理地址
    D.磁盘地址
    答案: C C C

  9. 注意Cache总位数(总容量)的计算:标记位(有效位+一致性维护位 等 + 主存标记位) 是按照 比特计算;Cache块数与大小 按照正常容量计算。 总位数(总容量)为二者相加。

  10. 虚拟存储器管理方式常用的有段式、页式、段页式,它们在与主存交换信息时的单位以下表述正确的是()。
    A.段式采用“页”
    B.页式采用“块”
    C.段页式采用“段”和“页”
    D.页式和段页式均仅采用“页”
    答案: D D D
    页式虚拟存储方式 对程序分页,采用页进行交互;
    段页式 先按照 逻辑 进行分段,然后分页,以 页 为单位与主存进行交互。

4. 指令系统

  1. 以下叙述错误的是()。
    A. 为了便于取指,指令的长度通常为存储字长的整数倍。
    B. 单地址指令是固定长度的指令。
    C. 单字长指令可加快取指令的速度。
    D. 单地址指令可能有一个操作数,也可能有两个操作数。
    答案: B B B
    指令的地址个数与指令长度是否固定没有关系。即使是单地址指令也可能因为单地址寻址方式不同而导致指令长度不同。

  2. 单地址指令中为了完成两个数的算术运算,除地址码指明一个操作数外,另一个数采用()方式。
    A.立即寻址
    B.隐含寻址
    C.间接寻划
    D.基址寻址
    答案: B B B
    注意是单地址指令。

  3. 指令系统中采用不同寻址方式的主要目的是______。
    A.三者都正确
    B.提供扩展操作码并降低指令译码难度
    C.实现程序控制
    D.缩短指令长度,扩大寻址空间,提高编程灵活性
    答案: D D D
    A,不同寻址方式会增加译码难度。
    C,程序控制由 转移指令 实现。

  4. 直接寻址的无条件转移指令功能是将指令中的地址码送入______。
    A. PC
    B. 地址寄存器
    C. 累加器
    D. ACC
    答案: A A A
    无条件转移指令是程序转移到新的地址后继续执行,因此必须给出下一条指令的地址,并送入程序计数器PC中。

  5. 简化地址结构的基本方法是尽量采用()
    A.寄存器寻址
    B.隐地址
    C.直接寻址
    D.间接寻址
    答案: B B B
    补充:为了缩短指令中某个地址段的位数,有效的办法是采取 寄存器寻址。

  6. 对按字寻址的机器,程序计数器和指令寄存器的位数各取决于()。
    A.机器字长,存储器的字数
    B.存储器的字数,指令字长
    C.指令字长,机器字长
    D.地址总线宽度,存储器的字数
    答案: B B B
    机器按字寻址,PC给出下一条指令字的访存地址(指令在内存中的地址),因此为PC的位数为存储器的字数。

5. 中央处理器

  1. CPU中通用寄存器的位数取决于 机器字长,这是为了便于控制。

  2. 指令译码器是对( )进行译码。
    A.整条指令
    B.指令的操作码字段
    C.指令的地址
    D.指令的操作数字段
    答案: B B B
    指令包括操作码字段和地址码字段,但是指令译码器仅对操作码字段译码,借以确定指令的操作功能。

  3. 间址周期结束时,CPU内寄存器MDR中的内容为()。
    A.指令
    B.操作数地址
    C.操作数
    D.无法确定
    答案: B B B
    指令周期由若干个机器周期组成。(一个机器周期由若干个时钟周期组成)
    指令周期分为:取指令、取有效地址(间址周期)、执行周期。
    间址周期的作用是取出操作数的有效地址。

  4. CPU中的基本结构?
    答案:运算器:算术逻辑单元(ALU)、暂存寄存器、累加寄存器(ACC)、通用寄存器组、程序状态字寄存器(PSW)、移位器、计数器(CT);控制器:程序计数器(PC)、指令寄存器(IR)、指令译码器、存储器地址寄存器(MAR)、存储器数据寄存器(MDR)、时序系统、微操作信号发生器。

  5. 取指操作时控制器自动进行的,控制器不需要得到相应的指令。

  6. 以下有关机器周期的叙述中,错误的是()。
    A.通常把通过一次总线事务访问一次主存或I/O的时间定为一个机器周期
    B.一个指令周期通常包含多个机器周期
    C.不同的指令周期所包含的机器周期数可能不同
    D.每个指令周期都包含一个中断响应机器周期
    答案: D D D
    在指令的执行周期完成之后,处理器会判断是否可能出现中断请求,只有出现中断请求才会进入中断周期。

  7. 下列说法中,合理的是()。
    A.执行各条指令的机器周期数相同,各机器周期的长度均匀
    B.执行各条指令的机器周期数相同,各机器周期的长度可变
    C.执行各条指令的机器周期数可变,各机器周期的长度均匀
    D.执行各条指令的机器周期数可变,各机器周期的长度可变
    答案: D D D
    机器周期时指令执行中的每一步操作(如取指令、存储器读、存储器写)所需要的实践,每个机器周期内的节拍数可以不等,因此其长度时可变的。
    因为各种指令的功能不同,所以各指令执行时所需要的时钟节拍数是可变的。

  8. CPU相应中断的时间是 一条指令执行结束 。如果有中断,则在指令的执行周期结束之后进入中断周期,中断周期用来相应中断。

  9. 采用CPU总线结构的数据通路与不采用CPU内部总线的数据通路相比()。
    A.前者性能较高
    B.后者的数据冲突问题较严重
    C.前者的硬件量大,实现难度高
    D.以上说法都不对
    答案:$D
    采用CPU内部总线的数据通路特点:结构简单,实现容易,性能较低,存在较多的冲突现象。
    不采用CPU内部总线的数据通路的特点:结构复杂,硬件量大,不易实现,性能高,基本不存在冲突现象。

  10. 在组合逻辑控制器中,微操作控制信号的形成主要与()信号有关。
    A.指令操作码和地址码
    B.指令译码信号和时钟
    C.操作码和条件码
    D.状态信息和条件
    答案: B B B
    CU的输入信号来源如下:1. 经指令译码器译码产生的指令信息。2. 时序系统产生的机器周期信号和节拍信号。3. 来自执行单元的反馈信息即标志。
    前两者是主要因。

  11. 在微程序控制器中,控制部件向执行部件发出的控制信号成为微命令,微命令执行的操作成为 微操作。
    微指令则是若干微命令的集合,若干条微指令的有序集合称为微程序。
    微程序的作用是实现一条对应的机器指令。

  12. 在微程序控制器中,微程序的入口地址是由______形成的。
    A.机器指令的地址码字段
    B.微指令的微地址码字段
    C.机器指令的操作码字段
    D.微指令的微操作码字段
    答案: C C C
    当执行完公用的取值微指令从主存中取出机器指令之后,有机器指令的操作码字段指出各个微程序的入口地址(初始微地址)

  13. 水平型微指令与垂直型微指令相比,( )。
    A.前者一次只能完成一个操作
    B.后者一次只能完成一个操作
    C.两者都是一次只能完成一个操作
    D.两者都能一次完成多个操作
    答案: B B B
    一条水平型微指令能定义并执行几种并行的基本操作。
    一条垂直型微指令只能定义并执行一种基本操作。

  14. 某计算机的指令系统中共有101条不同的指令,采用微程序控制方式时,控制存储器中具有的微程序数目至少是( )。
    A.101
    B.102
    C.103
    D.104
    答案: B B B
    如果指令系统具有n个不同的指令,则控制存储器中微程序个数必须至少为n+2个。增加的1个位公共的取指微程序,1个为对应中断周期的微程序。

  15. 兼容性微命令指几个微命令是()。
    A.可以同时出现的
    B.可以相继出现的
    C.可以相互代替的
    D.可以相处容错的
    答案: A A A
    兼容性微指令是指那些可以同时产生、共同完成某一些微操作的微命令。

  16. 通常情况下,一个微程序的周期对应一个()。
    A.指令周期
    B.主频周期
    C.机器周期
    D.工作周期
    答案: A A A
    一条微指令包含一组实现一定功能的微命令。
    许多条微指令组成的序列构成了微程序。
    微程序则完成对应指令的解释执行。
    在采用微程序控制器的CPU中,一条指令对应一个微程序,一个微程序对应许多微指令,一个微指令会发出许多不同的微命令。

  17. 假设某机器有80条指令,平均每条指令由4条微指令组成,其中有一条取指微指令是所有指令公用的.已知微指令长度为32位,请估算控制存储器CM容量。
    答案:总的微指令条数为241条,每条微指令占一个控制存储器单元,控制存储器CM的容量的是2的n次幂,因此CM的总容量为256B*32位=1KB.

  18. 下列关于指令流水线数据通路的叙述中,错误()
    A.包含生成控制信号的控制部件
    B.包含算术逻辑运算部件(ALU)
    C.包含通用寄存器组和取指部件
    D.由组合逻辑电路和时序逻辑电路组合而成
    答案: A A A
    五阶段流水线可以分为 取指IF,译码/取数ID,执行EXC,存储器读MEM,写回Write Back.
    数字系统中,各个子系统可以通过数据总线连接形成的数据传送路径称为数据通路,包括程序计数器、算术逻辑运算部件、通用寄存器组、取值部件等。不包括控制部件。

6. 总线

  1. 系统总线中地址线的功能是________。
    A. 用于选择主存单元
    B. 用于指定主存单元和I/O设备接口电路的地址
    C. 用于选择进行信息传输的设备
    D. 用于传送物理地址和逻辑地址
    答案: B B B
    系统总线上的代码用来指明CPU想要访问的 存储单元 或 I/O 端口地址。

  2. 单周期处理器中所有指令的指令周期为一个时钟周期。下列关于单周期处理器的叙述中,错误的是( )。
    A. 可以采用单总线结构数据通路
    B. 处理器时钟频率较低
    C. 在指令执行过程中控制信号不变
    D. 每条指令的CPI为1
    答案: A A A
    单周期处理器,指的是指令的指令周期为一个时钟周期,D正确。
    因为每条指令的CPI为1,要考虑比较慢的指令,因此处理器的时钟频率较低。
    A,单总线结构将CPU、主存、I/O设备都挂在一组总线上,支持I/O设备之间、I/O设备与主存之间直接交换信息,但是多个部件只能争用唯一的总线,且不支持并发传送操作。单周期处理器无法同时传送不同部件需要的信号,因此单周期处理器必须配合多总线,A错误。

  3. 在单机系统中,三总线结构的计算机的总线系统由()组成。
    A.系统总线、片内总线和通信总线
    B.数据总线、地址总线和控制总线
    C.DMA总线、主存总线和I/O总线
    D.ISA总线、VESA总线和PCI总线
    答案: C C C
    B,系统总线:数据总线、地址总线、控制总线
    A,片内总线、系统总线和通信总线是总线按照功能层次来分类的。

  4. 不同信号在同一条信号线上分时传输的方式称为( )。
    A.总线复用方式
    B.并串行传输方式
    C.并行传输方式
    D.串行传输方式
    答案: A A A
    串行传输,指数据的传输在一条线路上按 位 进行。
    并行传输,指每一个数据位有一条单独的传输线,所有的数据位同时进行。
    总线复用,指不同信号在同一条信号线上分时传输的方式。

  5. 主存通过______来识别信息是地址还是数据。
    A. 总线的类型
    B. 存储器数据寄存器(MDR)
    C. 存储器地址寄存器(MAR)
    D. 控制单元(CU)
    答案: A A A
    注意是 主存。

  6. 注意 总线周期 与 时钟周期 的区别与联系,通常,总线周期由多个时钟周期组成。

  7. “总线忙”信号的建立者是()。
    A.获得总线控制权的设备
    B.发出“总线请求”信号的设备
    C.总线控制器
    D.CPU
    答案: A A A
    在总线控制中,申请使用总线的设备向总线控制器发出“总线请求”,由总线控制器进行裁决,如果经过裁决允许该设备使用总线,就 总线控制器向该设备发出“总线允许”信号, 该设备收到信号后发出“总线忙”修i你好,用于通知其他设备总线已被占用。当该设备使用完总线之后,将“总线忙”信号撤销,释放总线。

  8. 在计数器定时查询方式下,正确的描述是______。
    A. 总线设备的优先级可变
    B. 越靠近控制器的设备,优先级越高
    C. 各设备的优先级相等
    D. 各是被获得总线控制权的机会均等
    答案: A A A
    在计数器定时查询方式下,根据计数值的初始值不同,总线设备的优先级是可变的。如果计数值从0开始,则距离总线控制器最近的设备具有最高的优先级。如果计数值从上一次的中止点开始,则各个设备使用总线的机会均等。

  9. 现代微机主板上,采用局部总线技术的作用是()。
    A.节省系统总线的带宽
    B.提高抗干扰能力
    C.抑制总线终端反射
    D.构成紧耦合系统
    答案: A A A
    高速设备采用局部总线连接,可以节省系统的总带宽。

7. 输入/输出系统

  1. 在微型机系统中,I/O设备通过()与主板的系统总线相连接。
    A.DMA控制器
    B.设备控制器
    C.中断控制器
    D.I/O端口
    答案: B B B
    I/O设备不能直接与主板总线连接,总是通过设备控制器来相连的。

  2. 下列关于I/O指令的说法,错误的是()。
    A.I/O指令是CPU系统指令的一部分
    B.I/O指令是机器指令的一类
    C.I/O指令反映CPU和I/O设备交换信息的特点
    D.I/O指令的格式和通用指令格式相同
    答案: D D D
    I/O指令是指令系统的一部分,是机器指令的一类,但是为了反应与I/O设备交互的特点,其格式与其他通用指令相比有所不同。

  3. 键盘、鼠标等输入设备一般采用 中断方式 来实现,原因在于CPU需要即时相应这些操作,否则容易造成输入的丢失。

  4. 下列关于磁盘的说法中,错误的是()。
    A.本质上,闪存(U盘)是一种只读存储器
    B.冗余磁盘阵列(RAID)可以提高磁盘的磁记录目的和磁盘利用率
    C.未格式化的硬盘容量要大于格式化后的实际容量
    D.计算磁盘的存取时间时,“寻道时间”和“旋转等待时间”常取其平均值
    答案: B B B
    RAID将多个物理盘组成像单个逻辑盘,不会影响磁记录密度,也不能提高磁盘利用率。

  5. 下列选项中,在I/O总线的数据线上传输的信息包括()
    Ⅰ.I/O接口中的命令字
    Ⅱ.I/O接口中的状态字
    Ⅲ.中断类型号
    A.仅Ⅰ、Ⅱ
    B.仅Ⅰ、Ⅲ
    C.仅Ⅱ、Ⅲ
    D.Ⅰ、Ⅱ、Ⅲ
    答案: D D D
    I/O接口与CPU之间的I/O总线有 数据线、控制线、地址线。
    控制线和地址线都是单向传输的,从CPU传送给I/O接口。
    I/O接口中的命令字、状态字、中断类型号均由I/O接口发向CPU,因此只能通过I/O总线的数据线传输。

  6. 在统一编址的方式下,区分存储单元和I/O0设备是靠()。
    A.不同的地址码
    B.不同的地址线
    C.不同的控制线
    D.不同的数据线
    答案: A A A
    在统一编址下,没有专门的I/O指令,就用 访存指令 来实现I/O操作,区分存储单元和I/O设备是靠不同的地址码。

  7. I/O接口的功能有:1. 选址功能。2. 传送命令功能。3. 传送数据功能。4. 反应I/O设备工作的状态的功能。

  8. I/O的编址方式采用统一编址方式时,进行输入/输出的操作的指令是()。
    A.控制指令
    B.访存指令
    C.输入/输出指令
    D.都不对
    答案: B B B
    统一编址时,直接使用指令系统中的 访存指令 来完成输入/输出操作。
    独立编制时, 使用专门的 输入/输出命令 是完成输入/输出操作。

  9. 磁盘驱动器向盘片磁道记录数据时采用串行方式写入。

  10. 下列有关I/O接口的叙述中错误的是()
    A. 状态端口和控制端口可以合用同一寄存器
    B. I/O接口中CPU可访问的寄存器称为I/O端口
    C. 采用独立编址方式时,I/O端口地址和主存地址可能相同
    D. 采用统一编址方式时,CPU不能用访存指令访问I/O端口
    答案: D D D
    D,统一编址时,CPU访存和访问I/O端口用的是一样的指令。

  11. 中断屏蔽字中,高优先级置0表示可以被中断,比该中断优先级低(相等)的置1表示不可被中断。

  12. 中断判优逻辑 既可以通过硬件实现,也可以通过软件实现。

  13. 以下说法中错误的是()。
    A.中断服务程序一般是操作系统模块
    B.中断向量方法可提高中断源的识别速度
    C.中断向量地址是中断服务程序的入口地址
    D.重叠处理中断的现象称为中断嵌套
    答案: C C C
    B,中断向量由向量地址形成部件,也就是硬件产生,并且不同的中断源对应不同的中断服务程序,通过这个办法,可以较快地识别中断源。
    C,中断向量是中断服务程序地入口地址,中断向量地址是内存中存放中断向量的地址。

  14. 浮点数下溢当作机器数零处理,不需要产生中断。

  15. 关于程序中断方式和DMA方式的叙述中错误的是( )。
    Ⅰ 若同时接到DMA请求和中断请求,CPU优先响应DMA请求
    Ⅱ 程序中断需要保护现场,DMA方式不需要保护现场
    Ⅲ 程序中断方式的中断请求是为了报告CPU数据的传输结束,而DMA方式的中断请求完全是为了传送数据
    Ⅳ 中断方式和DMA方式中,快速I/O设备更适合采用中断方式传递数据
    A.Ⅱ、Ⅳ
    B.Ⅱ、Ⅲ、Ⅳ
    C.Ⅲ、Ⅳ
    D.Ⅰ、Ⅲ、Ⅳ
    答案: C C C
    中断方式和DMA方式的主要区别为:
    (1)中断方式是程序切换,需要保护和恢复现场;而DMA方式除了开始和结尾时,不占用CPU的任何资源。
    (2)对中断请求的响应时间只能发生在每条指令执行完毕时;而对DMA请求的响应时间可以发生在每个机器周期结束时。
    (3)中断传送过程需要CPU的干预;而DMA传送过程不需要CPU的干预,故数据传输速率非常高,适合于高速外设的成组数据传送。
    (4)DMA请求的优先级高于中断请求。
    (5)中断方式具有对异常事件的处理能力,而DMA方式仅局限于完成传送数据块的I/O操作。

  16. 下列说法中错误的是______。
    Ⅰ 程序中断过程是由硬件和中断服务程序共同完成的
    Ⅱ 在每条指令的执行过程中,每个总线周期要检查一次有无中断请求
    Ⅲ 检测有无DMA请求,一般安排在一条指令执行过程的末尾
    Ⅳ 中断服务程序的最后指令是无条件转移指令
    A.Ⅲ、Ⅳ
    B.Ⅱ、Ⅲ、Ⅳ
    C.Ⅱ、Ⅳ
    D.Ⅰ、Ⅱ、Ⅲ、Ⅳ
    答案: B B B
    Ⅱ,每条指令周期结束后,CPU会统一扫描各个中断源,然后进行判优来决定相应哪个中断源,而不是每条指令的执行过程中。
    Ⅲ,CPU会在每个 存储周期 结束后来检查是否有DMA请求,而不是在指令执行过程的末尾。
    Ⅳ,中断服务程序的最后指令通常是中断返回指令,该指令在中断恢复之后也就是CPU中的所有寄存器都已经恢复到中断之前的状态,因此该指令不需要无条件转移。

  17. 能产生DMA请求的总线部件是()
    I,高速外设
    II,需要与主机批量交换数据的外设
    Ⅲ,具有DMA接口的设备
    A.只有I
    B.只有Ⅲ
    C.I、Ⅲ
    D.II、Ⅲ
    答案: B B B
    只有具备DMA接口的设备才能产生DMA请求。

  18. 主存故障引起的中断是()
    A.I/O中断
    B.程序性中断
    C.机器校验中断
    D.外中断
    答案: C C C
    主存故障引起的中断是 机器校验中断, 属于内中断。
    外中断一般指 主存和CPU 以外的中断,如外设引起的中断。

  19. 中断响应由高到低的优先次序宜用()。
    A.访管→程序性→机器故障
    B.访管→程序性→重新启动
    C.外部→访管→程序性
    D.程序性→I/O→访管
    答案: B B B
    重新启动应当等待其他任务完成之后再进行,优先级最低。
    访管指令最紧迫,优先级应该高于外部中断。
    硬件故障优先级最高。

  20. 在中断周期中,由______将允许中断触发器置“0”。
    A.关中断指令
    B.中断隐指令
    C.开中断指令
    D.清0指令
    答案: B B B
    中断周期中,CPU(硬件)要自动完成一系列操作,其中包括保护程序断点、寻找中断服务程序的入口地址和关中断,其中关中断即将允许中断触发器置“0”。这一系列操作都是由CPU硬件自动完成,是机器中没有的指令,所以称为中断隐指令。

  21. 在DMA传送方式中,由()发出DMA请求,在传送期间总线控制权由()掌握。
    A.外部设备、CPU
    B.DMA控制器、DMA控制器
    C.外部设备、DMA控制器
    D.DMA控制器、内存
    答案: C C C

  22. CPU响应DMA请求的条件是当前______执行完。
    A. 时钟周期
    B. 总线周期
    C. 机器周期
    D. 指令周期
    答案: C C C
    每个机器周期结束后,CPU可以响应DMA请求。
    注意:DMA在与主存交互数据时通过周期窃取方式,窃取的 存储周期。

  23. DMA方式不能用于键盘和鼠标的数据输入。因为DMA方式不具有对异常事件的处理能力,不能中断现行程序,而键盘和鼠标均要求CPU立即响应,因此无法采用DMA方式。

  24. 四种传送方式中,直接程序传送、程序中断、通道控制都需要程序的干预,是三种基本的程序控制方式。直接存储器存取(DMA方式)靠硬件电路实现。

  25. 在DMA方式下,数据从内存传送到外设经过的路径是( )。
    A.内存→数据总线→数据通路→外设
    B.内存→数据总线→DMAC→外设
    C.内存→CPU→外设
    D.内存→数据通路→数据总线→外设
    答案: B B B
    DMA方式不经过CPU,输出从内存,经过数据总线,传送到DMA控制器的DMAC中,再传送给外设。

  26. 一个完整的指令周期包括:取指周期、间址周期、执行周期和中断周期。其中,取指周期和执行周期是每条指令都有的。

  27. DMA周期前和DMA周期后的各是CPU的什么工作周期?
    答案:DMA周期前可以是取指周期、间址周期、执行周期或中断周期。DMA周期后也可以是取指周期、间址周期、执行周期或中断周期。总之,DMA周期前后都是机器周期。

  28. CPU和DMA控制器同时要求使用存储器总线时,哪一个优先级更高?为什么?
    答案:DMA控制器优先级更高。因为如果DMA请求得不到及时的响应,I/O传输数据可能会丢失。


第三轮

第1章 计算机系统概述

  1. 一般而言,计算机的字长越长,其性能越高。

第2章 数据的表示和运算

  1. 常用的(n,k)海明码中,冗余位的位数为______。
    A. n+k
    B. n-k
    C. n
    D. k
    答案: B B B
    (n,k)海明码指的是其数据位为k位,校验位(冗余位)位n-k位,数据编码共n位。

  2. 信息序列16位,若构成能纠正一位错、发现两位错的海明码,至少需要加______位校验位。
    A. 4
    B. 5
    C. 6
    D. 7
    答案: C C C
    由不等式 2 k ≥ n + 1 + k 2^k\ge n+1+k 2kn+1+k可知,其校验位k=5,但是k=5时只能纠正一位错误(这个可以根据海明码的定义)。若要发现两位错误,需要再增加一位校验位,因此至少需要6位。

  3. 下列编码中,能检测出所有长度小于或等于校验位(检测位)长度的突发错的校验码是______。
    A. 循环冗余校验码
    B. 海明码
    C. 奇校验码
    D. 偶校验码
    答案: A A A
    CRC的两大特性:1. 具有r检测位的多项式能检测出所有长度 小于等于r 的突发错误。2. 长度大于r+1的错误 逃脱概率为 1 2 r \frac{1}{2^r} 2r1

  4. 4位机器内的数值代码,则它所表示的十进制真值可能为______。
    Ⅰ.16 Ⅱ.-1 Ⅲ.-8 Ⅳ.8
    A. Ⅰ、Ⅱ、Ⅲ
    B. Ⅱ、Ⅳ
    C. Ⅱ、Ⅲ、Ⅳ
    D. 只有Ⅳ
    答案: D D D
    题目指明了是 数值 代码,因此不存在符号位。

  5. 在原码两位乘中,符号位单独处理,参加操作的数是______。
    A. 原码
    B. 绝对值的补码
    C. 补码
    D. 绝对值
    答案: B B B
    原码乘法采用的是绝对值的补码

  6. IEEE754标准中,如果需要,也允许使用非规格化的浮点数。

  7. 浮点数加减法运算中,右规和尾数舍入 都有可能引入阶码上溢。

  8. 组成一个运算器需要多个部件,但下面所列的()不是组成运算器的部件。
    A.状态寄存器
    B.数据总线
    C.ALU
    D.地址寄存器
    答案: D D D

第3章 存储器层次结构

  1. 下列关于ROM和RAM的说法中,错误的是______。
    Ⅰ.CD-ROM是ROM的一种,因此只能写入一次
    Ⅱ.Flash快闪存储器属于随机存取存储器,具有随机存取的功 能
    Ⅲ.RAM的读出方式是破坏性读出,因此读后需要再生
    Ⅳ.SRAM读后不需要刷新,而DRAM读后需要刷新
    A. Ⅰ、Ⅱ
    B. Ⅰ、Ⅲ、Ⅳ
    C. Ⅱ、Ⅲ
    D. Ⅰ、Ⅱ、Ⅲ
    答案: D D D
    I,CD-ROM属于光盘存储器,是一种机械式的存储器,和ROM有本质的区别。

  2. 在对破坏性读出的存储器进行读/写操作时,为维持原存信息不变,必须辅以的操作是______。
    A. 刷新
    B. 再生
    C. 写保护
    D. 主存校验
    答案: B B B
    破坏性读出:如果某个存储单元所存储的信息被读出时,原存储信息被破坏,则称为破坏性读出。如果读出时,被读存储单元信息不受到破坏,则称为非破坏性读出。
    破坏性读出之后必须紧跟着一个 再生(重写) 的操作。
    再生是随机的,某个存储单元只有被破坏性读出之后才需要再生,一般按存储单元进行。
    刷新是定时的,即使许多记忆单元长期没有被访问,也需要刷新,一般以存储体矩阵中的一行为单位进行。

  3. 若单译码方式的地址输入线为6,则译码输出线有______根,那么双译码方式有输出线______根。
    A. 64,16
    B. 64,32
    C. 32,16
    D. 16,64
    答案: A A A
    单译码方式的地址输入线有6根,则有64个译码输出线。
    双译码方式:有两个译码器(X地址译码器、Y地址译码器),X和Y两个方向译码器的输出线在存储体内部的一个记忆单元上交叉,以选择对应的记忆单元。在本题中,X和Y各有3为,则一共有16根。

  4. 存储器采用部分译码法片选时,______。
    A. 不需要地址译码器
    B. 不能充分利用存储器空间
    C. 会产生地址重叠
    D. CPU的地址线全参与译码
    答案: C C C
    部分译码法即 只用高位地址的一部分参与译码,而另一部分高位地址和译码电路无关,因此会出现一个存储单元对应多个地址的现象,即地址重叠。
    例如:00111 和 01111,当前两位不参与译码时,会导致二地址对应一个存储单元。

  5. 访问相联存储器时,______。
    A. 根据内容,不需要地址
    B. 不根据内容,只需要地址
    C. 既要内容,又要地址
    D. 不要内容也不要地址
    答案: A A A

  6. 关于分页式虚拟存储器的论述,正确的是()
    A. 根据程序的模块性,确定页面大小
    B. 可以将程序放置在页面内的任意位置
    C. 可以从逻辑上极大地扩充内存容量,并且使内存分配方便、利用率高
    D. 将正在运行的程序全部装入内存
    答案: C C C
    A,页式虚拟存储器的页面大小与程序的大小无关。
    B,程序仅能够从页面的起始位置开始放置。

第4章 指令系统

  1. 在通用计算机指令系统的二地址指令中,操作数的物理位置可安排在______。
    A. 一个主存单元和缓冲存储器
    B. 两个数据寄存器
    C. 一个主存单元和一个数据寄存器
    D. 一个数据存储器和一个控制存储器
    E. 一个主存单元和一个外存单元
    答案: B C BC BC
    对于二地址指令,RR型:两个操作数都在寄存器中;RS:一个操作数在寄存器中,一个操作数在主存中;SS:两个操作数都在主存中。
    缓冲寄存器,例如Cache,用来存放最近使用的数据,其内容和调度都是由硬件或操作系统完成的,不能用作指令的地址码。
    控制存储器采用ROM结构,用来存放微程序。
    CPU不能直接访问外存,指令只能使用主存地址。

  2. 单字长四地址指令OP A1,A2,A3,A4的功能为(A1)OP(A2)→A2,且A4给出下一条指令地址,假设A1,A2,A3,A4都为主存储器地址,则完成上述指令需访存 ()次?
    答案:5次。
    记得包括取指令1次。

  3. 假设某指令的一个操作数采用变址寻址方式,变址寄存器中的值为007CH,地址007CH中的内容为0124H,指令中给出的形式地址为B000H,地址B000H中的内容为C000H,则该操作数的有效地址为______。
    A. B124H
    B. C124H
    C. B07CH
    D. C07CH
    答案: C C C
    EA = (IX) + A
    其中形式地址 A = B000H, 变址寄存器IX的内容为007CH.

  4. 下列对RISC的描述中,正确的有______。
    Ⅰ.支持的寻址方式更多
    Ⅱ.大部分指令在一个机器周期完成
    Ⅲ.通用寄存器的数量多
    Ⅳ.指令字长不固定
    A. Ⅰ、Ⅳ
    B. Ⅱ、Ⅲ
    C. Ⅰ、Ⅱ、Ⅲ
    D. Ⅰ、Ⅱ、Ⅲ、Ⅳ
    答案: B B B
    I,错误,由于RISC指令系统相对于CISC指令系统并没有产出更多的寻址方式,相反,其寻址方式种类更少

  5. 指令中一般包含:操作码字段、寻址特征字段、地址码字段。

  6. 寻址方式寻址范围
    立即寻址只能访问唯一的数据
    直接寻址2的地址码位数 次方
    一次间接寻址2的存储器位数 次方
    多次间接寻址2的 存储器位数-1 次方(1位标记是否寻址结束)
    相对寻址2的地址码位数 次方
    变址寻址2的寄存器位数 次方
  7. 注意,设计指令字格式时,需要 寻址特征位。
    在变址寻址/基址寻址中,可能需要 专门的 基址/变址寄存器编号位 。

第5章 中央处理器

  1. 在程序执行过程中,()控制计算机的运行总是处于取指令、分析指令、执行指令的循环中。
    A. 控制器
    B. CPU
    C. 指令存储器
    D. 指令译码器
    答案: A A A

  2. 以下说法正确的是()。
    A.采用微程序控制器是为了提高速度
    B.控制存储器采用高速RAM电路组成
    C.微指令计数器决定指令执行顺序
    D.一条微指令存放在控制器的一个单元中
    答案: D D D
    A,微程序控制器比硬布线控制器速度慢。
    C,微指令计数器 决定 微指令 的执行顺序。

  3. ( )不是常用三级时序系统中的一级。
    A.指令周期
    B.机器周期
    C.节拍
    D.定时脉冲
    答案: A A A
    三级时序系统包括:机器周期、节拍、工作脉冲。

  4. 计算机执行乘法指令时,由于其操作较复杂,需要更多的时间,通常采用________控制方式。
    A.延长机器周期内节拍数的
    B.异步控制
    C.中央与局部控制相结合的
    D,同步控制与异步控制相结合
    答案: C C C
    乘法指令属于中央控制与局部控制相结合的典型案例。
    归纳:中央控制与局部控制相结合的方式可以将执行周期需要更多时钟周期的指令安排局部控制节拍,并将其插入到中央控制的执行周期内。

  5. 程序由机器指令组成,在主存或辅存中。
    微程序由微指令组成,在控制存储器中。
    一条机器指令对应一段微程序。

  6. 在微程序控制器中,微程序的入口微地址是通过______得到的。
    A. 程序计数器PC
    B. 前条微指令
    C. PC+1
    D. 指令操作码映射
    答案: D D D
    微程序入口地址是由机器指令的操作码形成的。
    当公用的取指微程序从主存中取出机器指令之后,由机器指令的操作码字段指出各个微程序的入口地址(初始微地址).

  7. 下列不属于微指令结构设计所追求的目标是______。
    A. 提高微程序的执行速度
    B. 提高微程序设计的灵活性
    C. 缩短微指令的长度
    D. 增大控制存储器的容量
    答案: D D D
    D,微指令结构设计目标之一是希望用最短的微指令长度来实现最多的微操作,所以应该是减少存控制存储器容量。
    归纳:设计微指令结构时,所追求的目标是:有利于减小控制器容量;有利于提高微程序执行速度;有利于微指令的修改;有利于微程序设计的灵活性,有利于缩短微指令的长度。

  8. 在CPU的状态字寄存器中,若符号标志为SF为’1’,表示运算结果是()
    A. 正数
    B. 负数
    C. 非正数
    D. 不能确定
    答案: D D D
    SF是符号标志位,可能为有符号数和无符号数。

  9. 微指令大体可以分为两类:水平型微指令和垂直性微指令。以下几项中,不符合水平型微指令特点的是()
    A. 执行速度度快
    B. 并行度较低
    C. 更多地体现了控制器的硬件细节
    D. 微指令长度较长
    答案: B B B
    水平型微指令特点:并行操作能力强,效率高,灵活性强,为指令自较长,执行时间短。
    拓展:对于相同的微命令数,微指令位数 按 字段间接编码,字段直接编码,直接编码的顺序依次增加(并行度依次增加)

第6章 总线

  1. 按数据传送格式,总线经常被划分为 并行总线与串行总线。

  2. 在______结构中,外部设备可以和主存储器单元统一编址。
    A. 单总线
    B. 双总线
    C. 三总线
    D. 以上都可以
    答案: A A A
    单总线的特点:由于I/O系统与主存共用一组地址线,因此主存和I/O设备可以统一编址。

  3. 时钟发生器 提供 时钟标准;总线控制器 用来 总线判优; 总线缓冲器 在总线传输过程中暂存缓冲。

  4. 关于同步控制说法正确的是______。
    A. 采用握手信号
    B. 由统一时序电路控制的方式
    C. 允许速度差别较大的设备一起工作
    D. B和C
    答案: B B B
    C,同步控制不允许连接速度差别较大的设备,因为这样会降低通信效率。

第7章 输入/输出系统

  1. 在独立编址的方式下,存储单元和I/O设备是靠______来区分的。
    A. 不同的地址码
    B. 不同的地址线
    C. 不同的指令
    D. 不同的数据线
    答案: C C C
    独立编址下需要设置专门的 输入/输出指令。

  2. 隐指令 是指________。
    A.操作数隐含在操作码中的指令
    B.在一个机器周期里完成全部操作的指令
    C.指令系统中没有的指令
    D. 隐含地址码的指令
    答案: C C C
    隐指令不是指令系统中一条真正的指令,其没有操作码。例如,中断隐指令就是一种不允许,也不可能为用户所使用的特殊“指令”。

  3. ()不是发生中断请求的条件。
    A. 一条指令执行结束
    B. 一次I/O操作结束
    C. 机器内部发生故障
    D. 一次DMA操作结束
    答案: A A A
    一条指令执行结束是CPU相应中断的条件。

  4. 禁止中断的功能可以由______来完成。
    A.中断触发器
    B.中断允许触发器
    C.中断屏蔽触发器
    D.中断禁止触发器
    答案: B B B
    当 中断允许触发器 为"1"时,设备可以向CPU发出中断请求。
    当 中断允许触发器 为"0"时,设备不可向CPU发出中断请求。

  5. 条带化技术 主要用来解决 磁盘冲突问题。

  6. I/O指令实现的数据传送通常发生在( )。
    A. I/O设备和I/O端口之间
    B. 通用寄存器和I/O设备之间
    C. I/O端口和I/O端口之间
    D. 通用寄存器和I/O端口之间
    答案: D D D
    I/O端口是CPU与设备之间的交换界面。
    由于主机和I/O设备的工作方式和工作速度之间有很大的差异,因此I/O端口应运而生。
    在执行一条指令时,CPU使用地址总线选择所请求的I/O端口,使用数据总线在CPU寄存器和端口之间传送数据。


第四轮

第一章 计算机系统概述

  1. 指令流通常是()。
    A.从主存流向控制器
    B.从控制器流向主存
    C.从控制器流向控制器
    D.从主存流向主存
    答案: A A A
    控制器在 取指周期 中从内存中读出的信息流称为指令流。
    拓展:数据流,在执行周期 中从内存读出的信息流称为数据流,它从主存流向运算器。

  2. 计算机主频的倒数是 时钟周期。
    一个机器周期(CPU周期)包含若干个时钟周期。

第二章 数据编码和表示

  1. 在所有的进位计数制中,整数部分最低位的 权 都是1.

  2. x = x s . x 1 x 2 . . . x n x = x_s.x_1x_2...x_n x=xs.x1x2...xn,当它为负数时其补码和反码的关系是()
    答案:$ [x]_ 补 = [x]_反 + 2^{-n}$

  3. 规格化的浮点数的尾数M的绝对值应该在以下范围: 1 r ≤ ∣ M ∣ ≤ 1 \frac{1}{r} \le |M| \le 1 r1M1. 其中 r 为基数。
    扩展:如果一个浮点数用二进制补码表示,若符号位与尾数位符号不同,则为规格化表示。

  4. 与定点数相比,在位数相同的情况下,浮点数的精度变低了,表示范围变大了。
    拓展:为什么浮点数的阶码用移码表示?答案:移码便于比较。

  5. 4个数00001111、11110000、0000000、1111111的码距是()。
    A.1
    B.2
    C.3
    D.4
    答案: D D D
    码距:任意两个合法码字对应位置上编码不同的位数。

  6. CRC纠错能力与使用的生成多项式G(x)有关。

  7. 注意:原码/补码/反码,不同的表示形式,移位(右移?)后结果可能有所偏差。

  8. 变补:已知一个数的补码,求它相反数的补码。

我的微信公众号

相关推荐
©️2020 CSDN 皮肤主题: 编程工作室 设计师:CSDN官方博客 返回首页