fpga逻辑
文章平均质量分 52
sean_hy2009
这个作者很懒,什么都没留下…
展开
-
PCI总线接口芯片9054及其应用
<br />概述 <br /><br />PCI9054是由美国PLX公司生产的先进的PCI I/O加速器,采用了先进的PLX数据流水线结构技术,是32位、33MHz的PCI总线主I/O加速器;符合PCI本地总线规范2.2版,突发传输速率达到132MB/s,本地总线支持复用/非复用的32位地址/数据;有M、C、J三种模式;针对不同的处理器及局总线特性可选,尽量减少中间逻辑;具有可选的串行EEPROM接口,本地总线时钟可和PCI时钟异步。PC9054内部有6种可编程的FIFO,以实现零等待突发传输及本地总线和转载 2010-10-19 15:42:00 · 2315 阅读 · 1 评论 -
基于FPGA与DDR2 SDRAM的大容量异步FIFO缓存设计
原文地址:http://xilinx.eetop.cn/viewnews-674转载 2011-07-16 12:23:06 · 1550 阅读 · 0 评论 -
乒乓操作引起的数据的错误
程序功能描述:板卡外部接a和b相机,a相机给板卡供20M时钟,串行差分信号;B相机给板卡供21M时钟,12位并行的差分数据和门控信号。其中A相机一帧数据是647k字,B相机一帧数据是71M字。门控低时数据有效。板卡用2片70v631做片外sram缓存数据,上位机通过pci接口与板原创 2011-07-08 16:10:10 · 850 阅读 · 0 评论 -
接口数据流控制问题
用fpga做接口逻辑的时候,难免会遇到数据和控制信号同步问题。通过调整该部分时序问题,解决方法总结如下:如果用了always块对数据做了寄存的话,那必须对控制信号也要坐一次寄存,否则控制信号会出现比数据先到达的情况,并且偏移了一个时钟的数据。如果用偏移小于一个时钟,此时低速采集数原创 2011-07-08 16:21:49 · 810 阅读 · 0 评论 -
那些事儿之基本逻辑单元
基本可编程逻辑单元是可编程逻辑单元的主体,可以根据设计灵活地改变其内部连接与配置,完成不同的逻辑功能。FPGA一般是基于SRAM工艺,其基本可编程逻辑单元几乎都是由查找表(LUT,LOOK UP TABLE)和寄存器组成的。LUT本质上就是一个RAM。目前FPGA中多使用4输入的原创 2011-07-10 20:21:23 · 2874 阅读 · 0 评论 -
资源受限--使用signaltapII调试FPGA设计中的bug
FPGA的资源是有限的。 riple 设计已经占用了可观的资源(%的LE,%的MB),signaltap还要和设计抢占资源。“抢占”在这里是很贴切的,既包括抢占LE、MB,还包括布局资源和布线资源。我把“抢占”造成的影响叫做“测不准原理”。这一原理是贯穿signaltap调试始终的一条基本原理。一句话来说,就是“对信号的观察会引入对信号的影响”。 riple 这些影响绝大部转载 2011-06-21 22:12:00 · 1917 阅读 · 0 评论 -
全局时钟global clock--怎么设置FPGA的全局时钟资源
<br />Altera的综合器或者PR工具都会根据实际信号clock和reset,preset的fanout大小确定是不是用全局时钟资源。若用了全局时钟资源,你可以在Q2的technology map view里看到Altclkctrl的cell名称--时钟控制模块(Clock Control Block)。<br /><br /><br /> <br /> <br />当我们的系统占用比较多的全局时钟资源时,将外部的时钟和FPGA内部产生的时钟资源综合考虑,充分考虑PLL的位置以及外部输入时钟的管脚位置转载 2011-03-31 20:31:00 · 23627 阅读 · 0 评论 -
网站收集
<br />Altera中文主页 http://www.altera.com.cn/ - 中文 <br /><br />FPGAs are fun 提供了大量的关于FPGA应用的文章,项目实际例子。<br />http://www.fpga4fun.com/ - 外文 <br /><br /><br />EDA Industry Working Groups 好像是官方网站,大量的相关资料与链接.<br />http://www.vhdl.org/ - 外文 <br /><br />FPGA学习论坛<br原创 2010-11-16 09:12:00 · 471 阅读 · 0 评论 -
串口
<br />串口有同步和异步两种<br />同步串口,是发送和接受双方根据时钟来采样数据和缓冲数据<br />异步串口,定位信息在序列中,波特率、起始位、停止位、奇偶校验位等。在空闲状态时,为高电平,当有下降沿来时,就视为数据开始传送了。然后按照帧格式接受一帧数据。帧内各个数据位,由波特率来识别原创 2010-12-19 11:11:00 · 434 阅读 · 0 评论 -
Big-endian和Little-endian
<br />简而言之:<br />Big endian machine: It thinks the first byte it reads is the biggest.<br />Little endian machine: It thinks the first byte it reads is the littlest.<br />举个例子,从内存地址0x0000开始有以下数据<br />0x0000 0x12<br />0x0001 0x34<br />0x0002转载 2010-10-25 18:43:00 · 809 阅读 · 1 评论 -
port I of input buffer <instance_name> is connected to vcc
DescriptionKeywords: 7.1, instanceWhen I try to instantiate a IOBUFDS, as in the example below, the following error occurs:"ERROR:Xst:2033 -转载 2011-07-19 21:57:00 · 4454 阅读 · 0 评论