PCIe基础概念_pcie iatu-CSDN博客

本文链接：https://blog.csdn.net/shenhuxi_yu/article/details/132830934

本文介绍了PCI_Express体系结构的关键术语，如RCB、MPS、MRRS、地址对齐、配置空间的使用、MSI中断机制以及inbound/outbound交易处理。通过阅读《WDCdatabook》，作者详细解读了PCIe设备的内存管理和中断控制，包括bar地址管理、信用机制以及lspci命令在设备拓扑查看中的应用。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

《PCI_Exepress体系结构导读》《WDC databook》读书笔记

RCB read completion boundary

MPS max payload size

MRRS max read request size

4K对齐

Specifies the address page boundary size supported by the AXI bridge. No packet can

have an address that crosses the specified address boundary.

DW对齐 double word对齐，4字节对齐

配置空间

tag 读请求与读完成报文中，多个报文并行发出

capacity 配置空间读写header中包含capacity链表指针，msi就是其中一个capacity，还有常见的电源管理aer错误报告机制。在 PCIe 设备中，每一个 Capability 结构都有唯一的 ID 号

bar base address register，存在于配置空间中，ep设置申请的bar空间大小，在枚举阶段rc根据每个ep的申请size分配地址给ep，一般这段地址对应ep的寄存器地址，这个机制需要rc驱动再mmap一次让rc端可以直接操作ep的寄存器

credit机制

msi intx是电平触发，msi是边缘触发，msi的实质是mem write报文，MSI 中断机制使用存储器写 TLP 实现，这个存储器写 TLP 的目的地址为 MSI Capability 结构中的 Message Address 字段，而数据为 Message Data 寄存器中的值。

inbound/outbound pcie 总线地址与ddr地址之间转换

outbound Transactions that enter the controller from your application side of the controller. These

transactions are passed to the native controller, where they are sent out onto the PCIe wire.

inbound PCIe transactions that enter the controller from the wire side of the controller (PCIe wire). These transactions are delivered to your application side.

iATU internal address translation unit

msi 申请中断(pci_irq_vector request_irq)之前Enable- 申请成功后Enable+，count 代表最大支持多少msi irq