数字IC(一):亚稳态
亚稳态是指由于违背了触发器的建立和保持时间而产生的不确定状态,其本质是因为CMOS的电平处于不能判断是高电平还是低电平的区间。【所以一种减少亚稳态的方法就是使用建立和保持时间更短的逻辑器件(工艺制程小),一般是工艺越小,器件速度越快】亚稳态一般在1~2个时钟周期就会返回到稳态,但是不能确定返回是0还是1。一般来说,亚稳态容易出现在跨时钟(CDC,clock domain crossing)中。平均无故障时间,等于故障率的倒数,越大越好。可以理解成分母是(建立时间+保持时间)x时钟频率x。
原创
2023-07-28 20:36:24 ·
301 阅读 ·
1 评论