shx_2613-CSDN博客

原创 STM32 调试掉电重启异常问题

问题描述：同样的硬件和同样的软件工程，新批次遇到了产品重新上电后通信失败的问题。上电烧录程序一切正常，每次掉电必然复现故障。排除过程：1.怀疑 BOOT0 接触异常2.怀疑NRST接触异常验证后，均排除。3.使用IO翻转，测试程序上电后有没有运行起来，发现是运行的。4.使用主动发送，用示波器比较掉电前后通信的波形，发现是时钟改变了。5.检查相关代码，怀疑HSE启动失败，由于通信异常，无法使用断言，在相关处翻转IO口来标识HSE启动是否失败。发现果然掉电再重启，会启动失败。

2022-04-07 17:43:34 1785 1

原创 SDK 串口使用

串口初始化需要初始化// 串口部分 XuartPs1.cfg(id)\ gic 中断管理初始化2.波特率3.fifoThreshold fifo阈值4.Timeout 超时中断长度 4*波特率周期5.使能中断类型超时中断、阈值中断等//中断部分 XScugic1.lookup cfg 获取地址和实例初始化2. setpropertiy设置中断优先级、触发方式等3.connect 连接中断处理函数及传递参数4.Enable 使能对应中断 uart_id5

2022-03-18 14:45:25 657

原创 SPI_Master 使用心得

项目背景：FPGA 串行模式控制9914出点频需求： SPI 发送包含写模式和读模式，帧格式为地址加数据，数据长度是随寄存器的长度变化的。另外空闲时钟和片选信号的不同也会导致读时序的不同。因此这个mater 必须包含读/写功能，发送数据长度可变功能，等。初步设想：发射使能信号采用触发模式，一旦收到发送触发的上升沿就进入发送/读取状态机，同时输出busy信号耦合到触发上进行触发保护避免发送时被中断。发射完毕后关闭busy信号。状态机状态可分为：空闲状态-> 等待发

2022-03-09 11:35:02 808

原创 ZYNQ 7000 使用心得1 SDK_holleworld

1.creat project -> name -> location (勾选创建子目录选项) 注意路径不要有中文2.RTL project (勾选此时先不确定sorce )3.芯片型号选择 XC7Z020CLG400-24. IP-INTERGRATOR -> create block design -> + -> ZYNQ Processing System5.双击 ZYNQ图形，进入配置界面 Periphera IO pins 进行引脚...

2022-03-08 17:55:33 291

原创 ZYNQ 7000 AXI 通信

1. AXI 总线包含 AXI4 AXI4-Lite AXI4-Stream 三种其中 AXI4 和 AXI4-Lite 具有相同的物理总线：包含读地址、读数据、写地址、写数据、写应答、（系统（时钟和复位）），其中写应答是用来标志一次突发写数据操作的完结。每个通道中又单独包含 VALID、DATA、READY 数据线，其中VAID 是主机发送有效标志，READY是从机接收有效标志，只有在这两个信号都为高的时候，数据才是有效的。两种总线的区别在与 Lite 是单次映射传输，...

2022-03-08 17:54:51 340

原创 AD9914 串行模式使用

串行模式下需要使用引脚为DO: /CS D1:SCLK D2:SDIO D3:SDOD4: RESETF0-F3:模式选择 F3:F0 0001IO_UPDATE 上升沿跟新其时序图如下：注意其 /CS 和 SCLK 的不同可导致回送数据线的不同其INSTRUCTION CYCLE 结构为 I7:I1 R/w|x|A5:A0其 DATA CYCLE 根据寄存器的不同而有不同长度寄存器描述：CRF1 0x00 功能控制寄存器，包含 OS...

2022-03-08 17:53:53 672

shx_2613的博客