1.creat project -> name -> location (勾选创建子目录选项) 注意路径不要有中文
2.RTL project (勾选 此时先不确定sorce )
3.芯片型号选择 XC7Z020CLG400-2
4. IP-INTERGRATOR -> create block design -> + -> ZYNQ Processing System
5.双击 ZYNQ图形,进入配置界面
Periphera IO pins 进行引脚映射。
MIO Configuration 进行引脚配置,电压,速度等
PS-PL Configuration -> General 串口配置
DDR Configuration DDR 型号
Clock Config
6. 配置完后返回,run block Automation-> OK CRTL+S 保存
7. 工具栏 F6 validataDesign 验证设计
8.soure 中右键工程(.bd)->Generate output Products
9. 再次右键bd, create HDL warapper
10.用到PL部分的,要加管脚约束,综合 生成BIT流,
11. FIie ->export->export hardware
12.File-> Lauch SDK(软件开发)
13.File > New > Application Project, 选择holle word 模板
14. 工程中 按住ctrl 点击函数可进行跳转,保存会自动编译
15. window > show view > other >terminal(可当串口助手用)
0人点赞