- 博客(2)
- 收藏
- 关注
RSS订阅原创 Verilog RTL 代码设计新手上路 所有实验
做一个4选1的mux，并且进行波形仿真 和2选1的mux对比，观察资源消耗的变化。实验分析：4选1的mux实际上就是在2选1的mux上进行拓展，选用2位的控制信号控制4位输入信号的选择输出。实验代码设计如下：RTL视图如下：波形仿真结果如下：资源消耗变化如下：2选1选择器4选1选择器 编写一个4X4路交叉开关的RTL，然后编译，看RTL View 比较2x...
2018-11-10 22:08:11
2258
原创 quartus9.0拼接4-16译码器和12位、20位计数器
拼接4-16译码器 12位计数器2020位计数器波形仿真中出现尖刺的原因是存在竞争-冒险。
2018-10-21 22:25:56
1704
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人