时序(二)----时序逻辑电路

    时序逻辑输出取决于当前的输入值和之前的输入值，所以说时序逻辑具有记忆功能。而锁存器和触发器是能够存储一位状态的简单时序逻辑电路。

一、锁存器和触发器

    1.双稳态元件

但是这个电路的初值往往是未知和不可预料的，电路每一次启动的初值都有可能不同。

   所以虽然它可以存储一位的信息，但因为没有用于控制状态的输入，它并没有什么实用价值。

    2.SR锁存器

  总结一下，S代表set置位，R代表Reset复位。当R = 1时，Q被清为0。

    当S和R均为0时，Q会保存上一次的值不变。当S和R同为1时，是没有意义的。

    3.D锁存器

    SR锁存器还是不够方便，输入S和R混淆了时间和内容  

     4.D触发器

    一个D触发器可以由两个反相时钟控制的背靠背的D锁存器构成：

           

    5.寄存器

    寄存器是组成时序电路的关键结构。

    一个N位的寄存器由共享同一个时钟CLK的一排N个触发器组成，所以寄存器的所有值同时被更新。