排序:
默认
按更新时间
按访问量

多线程目录与前序

emmm... 最近写东西一个定时器的库,依旧很混乱。趁着调试空闲,整理一下。 首先为什么要有这个东西? 很简单,如果所有程序都是单线程的话,那就很恐怖了。举个栗子: 有这样一个单线程的程序:

2017-08-08 17:31:23

阅读数:121

评论数:0

游戏服务器的登陆框架

游戏登陆大致过程如下: 1.客户端发送请求给登陆服务器,登陆服务器进行校验(账号睁不正确) 2.发给全局服务器,获取登陆状态与令牌(这个账号是不是已经在登陆啦,或者在别的区服在玩啦),成功的话发一个令牌 3.全局返回给登录服务器再返回给客户端 客户端拿到这个令牌以后就登陆成功啦,可以用这个...

2017-08-08 17:13:29

阅读数:288

评论数:0

指针和引用与*操作符和&操作符

前言:最近在写一个新功能的时候,发现自己的指针和引用有点分不清,所以想做点整理。 先来看看,指针和引用的具体定义: 指针(Pointer): 利用地址,它的值直接指向(points to)另一个地方的值,地址指向该变量单元。 引用(Reference): 某一变量的一个别名,对引用的操作与对变...

2017-08-03 10:34:54

阅读数:130

评论数:0

一、ACE相关概述

1.ACE是什么? ACE是一个面向对象的工具开发包,它实现了通信软件的基本设计模式。 2.ACE提供了什么? 事件分离和事件处理程序的调度连接的建立和服务的初始化交互通信和共享内存管理动态配置和分布式通信服务并发、并行和同步高级分布式服务组件(名字服务,事务服务,日志服务等) 下图为ACE各...

2017-05-10 12:09:42

阅读数:179

评论数:0

[verilog读书笔记]8.任务和函数

设计者常需要在程序的多个不同地方实现同样的功能,这就有必要将这些公共的部分提取出来,将其组成子程序,然后在有需要的地方调用这些子程序。 一、任何和函数的区别                        函数                                  ...

2016-09-13 15:17:42

阅读数:1489

评论数:0

[verilog读书笔记]6.数据流建模

在电路规模较小的情况下,由于包含的门数比较少,设计者可以逐个地引用逻辑门实例。但随着芯片集成度的迅速提高,数据流建模的重要性越来越显著。我们从数据流的角度,根据数据在寄存器之间的流动和处理过程来对电路进行描述。借助于计算机辅助设计工具,自动将电路的数据流设计直接转换为门级结构,这个过程也称为逻辑综...

2016-09-12 20:02:41

阅读数:816

评论数:0

[verilog读书笔记]5.门级建模

一、门的类型     1.与门(and)和或门(or)         与门和或门都具有一个标量输出端和多个标量输入端。门的端口列表中的第一个端口必定是输出,其后为输入端口。              2.缓冲门/非门         buf/not 门具有一个标量输入和多个标量输出。端口列表最后...

2016-09-12 20:00:55

阅读数:866

评论数:0

[verilog读书笔记]4.模块和端口

一、模块          模块定义以关键字module开始,模块名、端口列表、端口声明和可选的参数声明必须出现在其他部分的前面,endmodule语句必须为模块的最后一条语句。模块内部的5个组成部分是:变量声明、数据流语句、低层模块实例、行为语句块以及任何和函数。在模块的组成部分中,只有modu...

2016-09-12 10:48:07

阅读数:1944

评论数:0

[verilog读书笔记]3.基本概念

一、词法约定 1.注释:     单行注释:“//”;多行注释开始于“/*”,结束于“*/”。多行注释不允许嵌套,但是单行注释可以嵌套在多行注释中。 2.操作符:      (1).单目操作符:"~";       (2)双目操作符:"&&"...

2016-09-11 15:35:28

阅读数:424

评论数:0

[verilog读书笔记]2.层次建模

1.设计方法学 数字电路设计中有两种基本的设计方法:自底向上和自顶向下设计方方法。 而在典型的设计中,这两种方法是混合使用的,设计人员首先根据电路的体系结构定义顶层模块。逻辑设计者确定如何根据功能将整个设计划分为子模块;与此同时,电路设计者对底层功能块电路进行优化设计,并进一步使用这些底层模块...

2016-09-11 12:57:08

阅读数:1761

评论数:0

[verilog读书笔记]1.Verilog HDL数字设计

1.HDL(Hareware Description Language---硬件描述语言)的出现 出现的原因: 随着集成电路的发展,芯片上集成的逻辑门越来越多,设计过程也因此越来越复杂,因此设计者希望某些设计阶段能够自动完成。也正是因为这种需要促进了电子设计自动化(Electronic Des...

2016-09-11 11:44:30

阅读数:504

评论数:0

时序(四)----有限状态机FSM

一、基本概念     1.一个有限状态的组成 M位输入,N为输出和K位状态,同时还具有一个时钟信号和可选的复位信号。包含两个组合逻辑块:下一状态的逻辑(next state logic)和输出逻辑(output logic)以及一组用于存储状态的寄存器。      2.运作方式 ...

2016-09-09 15:04:35

阅读数:442

评论数:0

时序(三)---同步逻辑设计

一、同步时序电路     1.时序电路与组合电路 - 在电路中包含环路(输出直接反馈到输入)的是时序电路,而不是组合电路。 - 组合逻辑没有环路和竞争。 - 特定值输入到组合逻辑中,输出将在传输延迟内稳定为一个正确的值,但是,包含环路的时序电路存在不良的竞争和不稳定的动作。 - 为了避免这些问题,...

2016-09-09 13:41:11

阅读数:268

评论数:0

2016.09.09

[数字设计-异步电路]: 这是一个输出直接反馈到输入的异步电路设计例子。异步电路中经常会出现竞争而难以掌握。 为什么会出现竞争条件? 是因为其电路的行为取决于两条通过逻辑门的路径中哪条更快。 这样的电路表面上看是相同的电路,如果用几个延迟稍微不同的门替换就可能无法正常工作; 而且...

2016-09-09 12:47:16

阅读数:128

评论数:0

时序(二)----时序逻辑电路

时序逻辑输出取决于当前的输入值和之前的输入值,所以说时序逻辑具有记忆功能。而锁存器和触发器是能够存储一位状态的简单时序逻辑电路。 一、锁存器和触发器     1.双稳态元件 但是这个电路的初值往往是未知和不可预料的,电路每一次启动的初值都有可能不同。    所以虽然它可以存...

2016-09-08 08:34:50

阅读数:211

评论数:0

时序(一)

一、时序 1.延迟: 一个输出响应输入的改变而改变需要一定的时间。通俗一点,当我们的输入改变的时候,输出不是立刻就作出反应改变的,它需要一定的时间,从而产生了一定的延迟。 这个图称为时序图(timing diagram) 传输延迟(propagation delay): 传输延迟是输入改变直到对...

2016-09-06 12:34:31

阅读数:195

评论数:0

[Java]一、Java开发基本步骤

1.先下载安装对应的jdk版本,并进行相关的配置略2.编写代码【HelloWorld.java】  i.打开一个txt,重命名为:HelloWorld.java  ii.在这个文件中敲下一下代码://HelloWorld为类的名字,类名要与文件名相同 public class HelloWor...

2016-09-05 13:15:35

阅读数:277

评论数:0

软件测试基础(六)----黑盒测试之场景法

1.应用场合     适合场景法的软件界面特点:没有太多填写项,所有的操作都是通过鼠标的点击、双击、拖拽等完成。(类似于:银行柜台操作界面、五子棋游戏,这些都是通过鼠标的点击、拖拽等来完成的。) 2.核心思想     把自己当成最终的用户,使用软件,设计出在使用软件过程中重要的操作,一般包括两类:...

2016-08-22 14:34:42

阅读数:5700

评论数:0

软件测试基础(五)---正交排列法

1.应用场合     有很多控件,每个控件有很多个取值,要考虑不同控件不同取值之间的组合。并且组合数较大,而且没有必要为每一种组合编写用例。在这种情况下,我们就不采用因果图法来设计测试用例,而是选择正交排列法。     正交排列法核心思想是从大量的数据中挑选适量的、有代表性的点进行测试。 正交...

2016-08-20 16:27:29

阅读数:3078

评论数:0

软件测试基础(四)---黑盒测试之因果图法

1.应用场合  等价类划分法和边界值分析法都是着重考虑输入条件的,并没有考虑输入之间是否存在着相互制约的关系。如果在测试时必须考虑输入条件的各种组合,就需要利用因果图。总结来说,在一个界面中,有多个控件,控件之间存在组合关系,而且不同的输入组合会产生不同的输出结果,这种情况下就使用因果图法。适合的...

2016-08-07 23:04:30

阅读数:618

评论数:3

提示
确定要删除当前文章?
取消 删除
关闭
关闭