原文参考:
http://m.openpcba.com/web/contents/get?id=3388&tid=15&clicktime=1575946378&enterid=1575946378
芯片设计流程:
1.设计输入
设计输入方式
输入方式使用探讨
2.综合
编译
映射
3.布局布线
布局
布线
4.约束
综合约束
位置约束
时序约束
5.FPGA开发仿真
测试平台
RTL级仿真
静态仿真
时序仿真
6.静态时序分析
7.在线调试
8.配置及固化
FPGA配置过程
配置模式
模式选择
9.开发工具总结
一 设计输入方式:
1.IP(Intellectual Property)核
*未加密RTL级IP
*加密的RTL级IP
*未经布局布线的网表级IP
*布局布线后的网表级IP
2.原理图:直观,简洁
3.HDL:严密,易移植,方便仿真调试
VHDL,Verilog:仿真时间长
System Verilog,硬件C语言:系统