![](https://img-blog.csdnimg.cn/20201014180756922.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
Verilog 笔记
Henry_whoops
As you wish
展开
-
专用数字电路verilog开发流程
1.利用C语言开发一个功能正确的逻辑单元。 2.把C语言一段一段的改写为并行结构。(类似于Verilog语言) 3.把C语言的关键字用Verilog相应的关键字替换,进入Verilog环境。 4.将测试输入同时加到C与Verilog两个单元,将其输出做比较,直到测试无误。 5.得到准确的verilog代码,将代码交给后端工程师。原创 2017-06-30 15:50:24 · 972 阅读 · 0 评论 -
Verilog 语法基本概念
Verilog HDL的抽象级别: 1.系统级:用于对待设计模块的描述和功能的验证。 2.算法级:实现算法运行的模型。 3.RTL级:描述数据如何在寄存器间流动、传输的模型。 4.门级:描述逻辑门如何连接的模型。 5.开关级:描述器件模型。 Verilog HDL 最重要的基本概念:并行性、层次结构性、可综合性 Verilog HDL 基本设计单元:模块(block)原创 2017-06-30 16:07:14 · 1046 阅读 · 0 评论 -
#Verilog 设计和验证基础知识
Verilog 设计和验证基础知识verilog 5 种描述方法:1. 系统级system 2. 算法级algorithmic 3. RTL级register-transfer-level 以上是行为级,以下是结构级 4. 门级gate-level 5. 开关级switch-level门级描述8个基本门类型(一共26个):and,nand,nor,or,xor,xnor,buf,原创 2017-07-13 15:05:56 · 452 阅读 · 0 评论 -
Verilog 设计和验证基础知识
Verilog 设计和验证基础知识原创 2017-07-05 16:37:30 · 891 阅读 · 0 评论