AD7760转换原理及采集程序设计 (24位Σ-Δ型ADC)

1 AD7760（Σ-Δ模数转换器）

1.1 Σ-Δ型ADC的工作原理

的ADC不同，Σ-Δ型ADC不是直接根据采样数据的每一个样值的大小进行量化编码，而是根据前一量值与后一量值的差值即所谓的增量的大小来进行量化编码，Σ-Δ调制器以极高的采样频率（$k{f}_s$）对输入模拟信号进行采样，并对两个抽样之间的差值进行低位量化（通常为1bit），从而得到用低位数码表示的数字信号即Σ-Δ码，由于Σ-Δ调制器具有极高的采样速率（与$CLK$相关），通常比奈奎斯特采样频率高出许多倍，因此Σ-Δ调制器又称为过采样ADC转换器；之后将Σ-Δ码送给第二部分的数字抽取滤波器进行抽取滤波，以频率输出N位数字信号，从而得到高分辨率的线性脉冲编码调制的数字信号，因此抽取滤波器实际上相当于一个码型变换器。

图1.1 Σ-Δ转换原理框图

图1.2 Σ-Δ调制器原理框图

调制器输出中“1”的密度正比于输入信号，如果输入电压上升，比较器将产生更多数量的"1"，反之亦然。积分器对于输入信号表现为低通滤波器，而对于量化噪声则表现为高通滤波。这样，大部分量化噪声就被推向更高的频段，实现噪声整形。通过数字滤波器则可滤除目标频段外的大部分噪声，从而提高了信噪比。

图1.3 Σ-Δ转换过程示意图

1.2 AD7760功能框图

图1.4 AD7760功能框图

AD7760采用Σ-Δ转换技术将模拟信号转换为等效的数字串流。采用与ICLK等效的速率向滤波器输出等效数字串流。该技术将噪声扩展到0~频段，并且将大部分噪声能量移出目标频段之后采用三个串联的数字滤波器实现可编程抽取以及噪声滤除。

1.3 转换时序

图1.5 AD采集数据传输时序图

要从AD读取一个转换结果，需进行两次16位读操作，如图1.5所示，每次有新的转换结果，DRDY引脚上输出一个低电平有效脉冲，随后严格按给定时序先将nRD/WR置低，然后将nCS置低，在其均变为低电平不久，数据总线将为有效状态，然后输出高16位有效位，保持一定时间的低电平后先将nCS电平置高，再将nRD/WR电平置高，则完成一次16读操作，高电平需至少保持一个完整的ICLK周期才能进行第二次低16位有效位的读取。

图1.6 AD7760寄存器写时序图

当nCS为低电平，nRD/WR为高电平时为AD7760寄存器写操作，寄存器写入顺序为先写地址，再写寄存器的值。

1.4 ADC传递函数

图1.7 AD7760内部差分放大器电路图

AD7760内部有个差分放大器使得使得输出电压始终偏置在的最佳共模电压上，当采用5V供电时，。另外由于构成反馈放大电路，且，因此输出信号的差值减小为3.275V，对应该电压基准下容许的最大电压摆幅：

图1.8 差分放大器信号调制

为了得到满量程的输出，经过增益寄存器的放大使最大负值获得1倍的增益，即当输入为的80%，即最大模拟输入范围时，对应满量程数字输出。

另外，由于，因此会发现2.5V与正向满量程之间会差一点

图1.9 AD7760经过滤波后的传递函数

根