vivado+zedboard之入门实例精选

  继续介绍vivado+zedboard入门实例。均为参照教程实际操作验证成功的实例，在此拿出来与大家分享。由于教程中步骤已经非常清晰，本文只是简单介绍实例以及试验时的修正记录，具体的教程及个人实现在我的资源中可以找到。

  本次介绍的实例为xilinx官网XUP下关于zedboard的实例。链接为http://www.xilinx.com/support/university/boards-portfolio/xup-boards/XUPZedBoard.html

还是先介绍实验环境：

环境：win7 64    vivado 2013.2 （从lab23开始切换为vivado2014.1版本）  

开发板：zedboard version d    xc7z020clg484-1

串口软件：SecureCRT

1. lab2.2 Adding IP cores in PL

监测开关值和键值的实例，读取并实时发送当前开关值和键值；增加了两个GPIO IP用于读取开关值和键值。

本例是一个完整的vivado+zedboard软硬件协同设计，可以了解vivado+zedboard开发流程，对zedboard开发板中的开关、按键的控制和使用以及串口通讯有所了解。

2. lab4.1 Building a Complete Embedded System

这个例子很好，一个完整的嵌入式系统的例子。测试Switch0-7和BTNR，可通过GPIO IP通过PL部分对开关和相应LED操作，也可以通过EMIO直接让PS与BTNR通信。可以阅读下程序，对开关和按键的初始化、控制和使用原理有所了解，对GPIO和EMIO的读写有所了解。本例最好选用VHDL语言以为本章其他实例准备。部分步骤需要调整，已经在lab1.pdf中标注了。需要解决源码中的xdc的问题：换为BNTR，重新create wrapper。

3. lab5.6 Creating a Processor System Lab 

非常好的实例，建议对zedboard感兴趣者一定试验下。一个完整的vivado（block design）、SDK（C、download）、HLS（IP）设计实例，使用了Xilinx的IP、第三方IP、用户HLS设计的IP等，进行软硬件协同设计，软、硬件运行时间效果对比（这一点可以体现硬件甚至FPGA的速度优势）等。
在vivado2014.1下试验，需修改部分文件，已修改为：\lab56\lab6\audio_project_create.tcl。然后
导出至SDK，建立工程，配置profile模式，在zedboard上验证成功。在验证FIR滤波时，连接电脑的音频输出口到开发板，在开发板接上耳机，然后在SDK中运行程序，开关SW1可控制是否启用滤波。播放corrupted_music_4kHz.wav时可以明显听出来滤波的差别。

以上三个实例均已验证并在教程中附有上述开发环境下的实验备注，旨在熟悉使用开发板。如果有问题可以联系本人，讨论解决之。