- 博客(27)
- 收藏
- 关注
RSS订阅原创 AXI知识大全（八股）
AXI，全称为Advanced eXtensible Interface，是由ARM公司提出的AMBA (Advanced Microcontroller Bus Architecture) 3.0协议中最重要的部分。它是一种面向高性能、高带宽、低延迟的片内总线协议，广泛应用于高性能嵌入式系统和SoC (System on Chip) 设计中。官方文档：https://documentation-service.arm.com/static/63ff0ebd56ea36189d4e7ee7?
2024-07-19 10:33:54
596
原创 小知识点学习方法
1.先找一篇相对权威的详细资料，比如官方文档或详细教程，阅读资料，有不会的名词，以及不明白的关系直接搜索，理清层级结构2.根据自己的用途汇集应用的点，比如用作什么工程，面试，笔试等，根据这些点去搜集资料，如工程，面经，笔试题等，总结整理笔记3.做一个应用它的项目
2024-07-16 16:00:14
109
原创 嵌入式重点学习（四）寻址方式最全含案例版
堆栈是一个按特定顺序进行存取的存储区，操作顺序为“后进先出”堆栈寻址是隐含的，它使用一个专门的寄存器(堆栈指针)指向一块存储区域(堆栈)，指针所指向的存储单元即是堆栈的栈顶。立即寻址指令中的操作码字段后面的地址码部分即是操作数本身，也就是说，数据就包含在指令当中，取出指令也就取出了可以立即使用的操作数(这样的数称为立即数)。寄存器间接寻址指令中的地址码给出的是一个通用寄存器的编号，所需的操作数保存在寄存器指定地址的存储单元中，即寄存器为操作数的地址指针。堆栈指针指向最后压入的堆栈的有效数据项，称为满堆栈；
2024-06-16 20:03:23
360
原创 嵌入式微处理器重点学习（二）
影响Cache命中率的因素主要包括以下几个方面：Cache大小：一般来说，Cache的大小越大，其能够存储的数据也就越多，因此可能缓存更多需要访问的数据，从而提高命中率。但是，增加Cache大小会增加访问Cache的延迟，同时也会增加成本和功耗。：Cache被划分为多个块，每个块存储一定量的数据。块大小的选择对命中率有显著影响。较大的块可以利用空间局部性，但如果太大可能会导致浪费（例如，块中只有部分数据被频繁访问）和替换率增加。
2024-06-14 21:58:52
802
原创 计算机体系结构重点学习（一）
上层应用程序，如一个文本编辑器、网络浏览器或者任何软件应用，需要读取或写入数据时，会通过（如文件操作API、网络操作API等）来发出I/O请求。：操作系统接收到应用程序的I/O请求后，会执行一系列的操作来管理这个请求。这包括，以及将。：设备驱动程序是与具体硬件设备通信的软件接口。当操作系统确定了需要交互的设备，它会使用设备的驱动程序来具体操作设备。设备驱动程序了解如何控制特定的硬件设备，并执行如数据传输等操作。：驱动程序通过各种控制信号和数据传输协议与硬件设备通信，执行实际的读写操作。
2024-06-13 21:37:37
739
原创 嵌入式微处理器重点学习（一）
表示更新基址寄存器。这条指令同样从 R0 指向的内存地址开始，依次将数据加载到 R1, R2, R3, R4，与上一条指令不同的是，执行完这条指令后，R0 的值会更新为最后一个被加载的地址加上 4（即最后一个数据的下一个地址），实质上反映了内存地址的递增。这意味着循环的迭代将在不同的线程中并行运行，以提高程序的执行效率。LDMIA R0, {R1, R2, R3, R4}: 这条指令意味着从 R0 指向的内存地址开始，依次将数据加载到 R1, R2, R3, R4，加载完成后，R0 的值不会改变。
2024-06-13 15:39:53
921
原创 计算机体系结构学习（一）
20 世纪七八十年代的时候, 以精简指令集 (Reduced Instruction Set Computer, 简称 RISC)兴起为标志, 指令系统结构 (Instruction Set Architecture, 简称 ISA) 成为计算机体系结构的研究重点。的障碍对计算机体系结构的发展造成严重制约, 使得计算机体系结构在通用 CPU 核的微结构方面逐步趋于成熟, 开始往片内多核、 片上系统以及结合具体应用的专用结构方面发展。转换出来的目标码的质量的好坏在很大程度上影响完成一个任务的指令数。
2024-06-12 11:17:58
393
原创 嵌入式微处理器学习（一）
零标志。如果指令执行的结果为零，则该标志被设置。：进位标志。如果执行操作时产生了一个进位或借位，该位就会被设置。：负标志。如果执行操作得到的结果为负数，该位就会被设置。**T **：置1表示是Thumb状态 清0表示是ARM状态：中断允许标志。如果该位被设置，表示中断被允许；如果被清除则表示中断被禁止。**O (Overflow Flag) **：溢出标志若算术运算的结果有溢出，则OF＝1；否则 OF＝049H + 6DH ＝B6H，产生溢出：OF = 175H + 8BH ＝（1）26H，
2024-06-12 09:37:44
736
原创 一些实用的vscode快捷键
Ctrl + Shift + Alt + PgUp / PgDown 列（框）选择页上/下 Column (box) selection page up/down。Ctrl+K Ctrl+ ←/→ 聚焦到上一个/下一个编辑器组 Focus into previous/next editor group。Ctrl + Shift + Alt +（箭头键） 列（框）选择 Column (box) selection。
2024-06-02 21:21:52
697
原创 数字集成电路设计初级知识（二）
触发器的一个关键特性是它们根据时钟信号的边沿（上升边缘或下降边缘）来更新状态，可以用来实现同步数字逻辑电路中的存储和状态机等。D触发器在时钟信号的特定边沿捕获数据输入端（D端）的值，并将其存储到内部，输出端（Q端）则反映这个存储的值。门级网表（.v | .vg | .vhdl）：综合后的门级网表，将RTL源代码转换成标准单元实例，可用于后端流程，如布局布线（Place & Route），门级仿真等。四个晶体管构成了两个交叉耦合的逆向器，形成了一个双稳态的存储单元，可以存储一个位（bit）的数据。
2024-05-26 22:44:28
586
原创 日志信息为什么在git log中输出一遍，在stdout中输出两遍
gdb默认采用stdout输出，而git log中可能采用了日志重定向的方式以.txt的形式输出。
2024-05-24 15:07:15
133
1
原创 gdb无法插入断点在运行gdb的r命令时出现报错warning :opening /proc/PID/mem file for lwp 19362.19362 failed:No such file
proc/PID/mem 是用于存取进程地址空间的虚拟文件，其中的 ‘PID’ 应当对应到某个正在运行、或者说正在被调试的进程的进程标识符。如果操作系统报告此文件不存在，这通常是因为对应的进程或LWP已经结束了，或者其ID有变化。GDB在尝试附着到该进程时，可能就会遇到问题。在某些系统中，特别是使用了内核隔离特性（如SELinux）或者容器技术（如Docker）的环境，GDB可能因为权限不足无法访问 /proc/PID/mem。
2024-05-23 00:38:04
639
原创 cpu速成1
在顶级模块内部定义了一些逻辑向量，PC 代表程序计数器，Instr 是指令寄存器，ReadData 和 WriteData 用于数据的读取和写入。DataAdr 表示数据存储地址。clk 是内部时钟信号，MemWrite 是一个布尔标志，用于指示是否执行内存写操作这里创建了一个时钟向导（clk_wiz_0）实例用于生成处理器所需的时钟信号。endmoduleriscvsingle 是RISC-V处理器的主要实例，imem 是指令内存，dmem 是数据内存的实例。
2024-04-11 00:01:14
594
1
原创 模拟ic学习1：效应总结
亚阈值效应是指在场效应晶体管（如MOSFET）中，**当栅极-源极电压低于阈值电压时，晶体管仍然会有一定程度的导通。**在这种情况下，晶体管的导通特性与传统的阈值以上的工作状态有所不同。亚阈值效应对于低功耗电路设计和低电压操作至关重要，因为它允许晶体管在非常低的电压下工作。然而，这种效应也可能会导致一些设计上的挑战，因为它可能会引入不确定性和非线性。在数字电路中，亚阈值效应可能会导致逻辑门的非线性响应，从而影响电路的稳定性和延迟特性。
2024-03-21 17:54:33
1244
1
原创 vivado2020.2安装
下载完整的安装镜像文件：你可以从 Xilinx 的官方网站 http://www.xilinx.com 下载完整的安装镜像文件，然后使用该镜像文件进行安装。使用先前下载的存档文件进行安装：如果你之前已经下载了 Vivado Design Tools 的安装文件，你可以选择使用这些文件进行安装。更新安装程序：如果你的安装程序是通过光盘或其他介质获取的，你也可以尝试下载最新版本的安装程序，以确保你使用的是最新的安装程序进行安装。不再支持此版本的Web安装程序，并且所需的安装文件现已过时。解决方案：用最新的。
2024-03-03 14:38:32
1787
原创 spi协议中，nSSPOE的作用
在SPI（Serial Peripheral Interface）协议中，nSS（Slave Select）或者叫作nCS（Chip Select）是一根用于选择从设备的信号线。而nSSPOE则是nSS的一种特殊模式，表示"Slave Select Polarity Output Enable"。具体而言，nSSPOE是一个控制信号，用于配置主设备（通常是微控制器或其他主控制器）的nSS引脚的输出极性。nSS引脚在SPI通信中用于选择从设备，当nSS处于低电平时，通常表示开始与从设备的通信。
2024-02-19 14:06:22
370
1
原创 AI for Science第二次打卡特征构建与探索
是将原始数据转化成更好的表达问题本质的特征，来减少过拟合，并提高模型的性能、泛化能力。简单来说特征工程就是将复杂的原始数据转换为更具代表性的信息，以便机器学习算法更准确地进行预测和决策，目的是获取更好的训练数据特征。eg:以生理性别判别为例，如果以身高为数据特征我们很难得出结果，如果以喉结为特征数据能判断大多数情况，但以染色体的种类为特征时，就能判定所有情况，没有误差。可见特征的选取对模型的性能表现十分重要。特征工程能使得模型的性能得到提升，有时甚至在简单的模型上也能取得不错的效果。
2024-01-08 10:44:50
744
1
原创 数字集成电路设计初级知识
• CTLF：（Compiled Timing Library Format）编译的时序库格式。特定工艺元件数据的标准格式。• GCF：（General constraint Format)通用约束格式。约束数据的标准格式。• MIPD：（Module Input Port Delay)模块输入端口延时。模块输入或输入输出端口的固有互连延时。• MITD：(Multi-source Interconnect Transport Delay)多重互连传输延时。
2024-01-08 00:08:17
1021
1
原创 数字集成电路设计基础知识
从晶体管开始手工完成集成电路的电路设计、仿真、版图设计的一种方法。门阵列是指由半导体厂商准备出已经在硅片上形成了被称为基本单元的逻辑门的母板,通过按照用户希望的电路进行布线,在母板上形成电路的半客户定制品芯片。– ASIC和FPGA工程师编写可综合的RTL代码– 使用高抽象级描述仿真系统，进行系统建模开发– 测试工程师用于编写各种层次的测试程序– 用于ASIC和FPGA单元或更高层次的模块的仿真模型开发。
2024-01-06 19:41:52
1096
1
原创 深度强化学习基础第二次打卡
在 Q-learning 算法中，Q 值的过估计指的是对某些状态-动作对的值函数估计过高。这种过高的估计可能导致算法在学习过程中产生不稳定的行为，甚至影响最终的决策结果。Q-learning 是一种基于动作值函数（Q 值函数）的强化学习算法，它通过不断更新状态-动作对的值函数来学习最优策略。在实际应用中，由于采样数据的限制和环境的复杂性，Q-learning 可能会出现对某些状态-动作对的值函数估计过高的情况，即过估计。
2023-12-17 01:06:12
777
1
原创 datawhale开源项目：动手学大模型应用开发第二三次打卡调用大模型API大模型开发流程及架构
Prompt 最初是 NLP（自然语言处理）研究者为下游任务设计出来的一种任务专属的输入模板，类似于一种任务（例如：分类，聚类等）会对应一种 Prompt。在 ChatGPT 推出并获得大量应用之后，Prompt 开始被推广为给大模型的所有输入。即，我们每一次访问大模型的输入为一个 Prompt，而大模型给我们的返回结果则被称为 Completion。例如，在下面示例中，我们给 ChatGPT 的提问 “NLP 中的 Prompt 指什么”是我们的提问，其实也就是我们此次的 Prompt；
2023-11-20 02:02:30
2016
1
原创 datawhale开源项目：动手学大模型应用开发第一次打卡
语言建模的研究始于20世纪90年代，最初采用了统计学习方法，通过前面的词汇来预测下一个词汇。然而，这种方法在理解复杂语言规则方面存在一定局限性。随后，研究人员不断尝试改进，其中在2003年，深度学习先驱Bengio在他的经典论文《A Neural Probabilistic Language Model》中，首次将深度学习的思想融入到语言模型中，使用了更强大的神经网络模型，这相当于为计算机提供了更强大的"大脑"来理解语言。这种方法让模型可以更好地捕捉语言中的复杂关系，虽然这一步很重要，但仍有改进的空间。
2023-11-13 16:27:12
613
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人