springone-CSDN博客

原创 python 取得 linux 主目录 “～/”

os.environ['HOME']

2012-02-12 17:09:05 808

原创 python 操作 excel

from win32com.client import Dispatchimport osDefaultPath = excelclass ExcelComObj: def __init__(self, filename=None, sheetnum = 1): self.xlApp = Dispatch(Excel.Application) if filena

2008-04-15 15:28:00 504

原创 fstab 坏了，查到的修复方法，回去试试

第一种方法：关盘启动1。用安装光盘或者硬盘安装的方式进入安装界面，在shell 中输入 linux rescue 2。然后根据提示选择语言和键盘格式 3。选择是否配置网卡一般系统到了要rescue了，网络也就不需要了，所以可以选择否跳过网卡配置，当然你如果需要也可以选择是，具体设置过程和安装时一样。 4。选择是否然让系统查找硬盘上的RHEL 系统，选择继续。 5。硬盘上的系统已经被找到并挂载在

2006-05-22 12:14:00 1366

转载 Linux Shell 简介

Linux Shell 简介作者: linuxsky 发布日期: 2004-3-20 查看数: 670 出自: http://www.l

2006-05-19 14:06:00 733

转载 74系列芯片功能大全

7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极

2006-05-11 15:58:00 1836

转载关于串并转换的VERILOG代码

关于串并转换的VERILOG代码关于串并转换的VERILOG代码设计题目:8位数据总线,能实现串行数据到8位并行数据的转换,以及8位并行数据到串行数据的转换.具体是哪种转换由sp控制端决定,当sp=1时,是串行输入/并行输出;当sp=0时,是并行输入/串行输出.一,模块定义以及功能描述输入端口输入说明rst 复位信号clk 时钟信号sp 使能信号输出端口

2006-05-04 11:28:00 8950 1

转载触摸屏在S3C2410上的应用实例

触摸屏在S3C2410上的应用实例 www.52RD.com　2005年12月11日　我爱研发网　21IC <!--google_ad_client = "pub-3720468914994936";

2006-05-04 09:40:00 2465 1

原创再学计数器的设计

/*+FHDR-------------------------------------------------------- file name: counter4.v Author: Clarke.Lee E-mail: clarke.lee@163.com -------------------------------------- Keywords: Counter

2006-04-28 16:42:00 1044

原创状态机中的非阻塞赋值

在一个模6的计数器中，充分认识到了非阻塞赋值的用法，开始的代码是这样的：/*+FHDR-------------------------------------------------------- file name: counter6.v Author: Clarke.Lee E-mail: clarke.lee@163.com --------------------

2006-04-28 15:47:00 1403

原创基于CPLD的数字钟设计(二)

把代码改了一下，编译通过了，接下来得做仿真，除错了。呵呵，新手，自己鼓励一下自己！/*+FHDR-------------------------------------------------------- file name: clock.v Author: Clarke.Lee E-mail: clarke.lee@163.com ------------------

2006-04-28 11:24:00 2216

原创基于CPLD的数字钟设计(一)

在“夏宇闻老师之verilog学习站”（http://verilog.113.tofor.com)中,有这样一道题目。设计要求如下:基于CPLD的数字钟设计设计任务：1、设计一个具有时、分、秒计时，6位数字显示的时钟电路；2、具有快速校时功能；3、具有整点音响自动报时；4、以时钟电路为基础，设计如下表所示的作息时间自动打铃器；

2006-04-27 16:03:00 3950

转载从Windows到Linux—— 快速上手指南

从Windows到Linux—— 快速上手指南document.title="从Windows到Linux—— 快速上手指南 - "+document.title这是去年发表一篇老文章了，加到blog里收藏一下了。从Windows到Linux—— 快速上手指南作者：乾坤一笑[smileonce] 快速上手指南从Windows到Linux -- 快速上手指南

2006-04-25 15:06:00 830

转载 Cygwin的使用方法

Cygwin的使用方法

2006-04-25 14:34:00 17980

原创 BOKEE的越用越不爽了，还是CSDN这个好用。

BOKEE的越用越不爽了，还是CSDN这个好用。http://myclk.bokee.com

2006-04-25 13:26:00 691

转载集成电路设计的时钟方案

时钟方案原则---- 时钟区域的数量和时钟频率必须经过论证，对下面两点的论证尤其重要：● 所需的时钟周期和相关的锁相环● 对系统其余部分提供接口所需的外部时钟方案1---- 尽量少使用时钟区域。两个不同步的时钟相互影响，他们会在同一个模块中起作用，这种情况应尽量避免。理想情况下，一个模块应只由需要有一个时钟区域转换到另外一个时钟区域的触发组成。两个时钟区域之间的接口模块的设

2006-04-25 13:24:00 1687

My Clk