【xilinx】米联客 2022 版 ZYNQ SOC SDK 入门篇学习04PS-XADC 实验

1.了解内置XADC

4.3 内置 XADC 介绍

4:XADC 外部采集接口

1:共模输入

ADC 的模拟输入使用差分采样方案来降低共模噪声信号的影响。 下图显示了差分采样方案的优势，电源的噪声和地上的噪声相互抵消，从而提高采样精度。当采集外部模拟输入信号的时候，只需要把外部模拟信号接入到 VP和 VN

2:单端输入接法

外部模拟信号如果是单端信号， 可以通过电阻网络实现差分采样方式,如下图所示。 R1 、 R2 通过电阻分压，把10V 的电压分压到了 1V，这样就在 XADC 的采样范围内。 R5 用于阻抗匹配。之后经过一个滤波器进入到 ADC 的采样 P 和 N 端。

3:XADC 无极性输入

当外部采集无极性的输入信号，需要对配置寄存器 0 设置，来选择工作于无极性模式。 VN 上的共模信号可以在 0V 到 +0.5V 之间变化（相对于 GNDADC 测量）。由于差分输入范围为 0V 至 1.0V（VP 至 VN），因此 VP上的最大信号为 1.5V。

对于 12BITADC，无极性的输入范围 12’0h~12’hFFF，因此 0V 对于于 12’h0,1V 对应于 12’hFFF

4:XADC 有极性输入

当外部采集有极性的输入信号，需要对配置寄存器 0 设置，来选择工作于有极性模式。有极性模式下， VP 和 VN的电压必须相对于 GNDADC 是正电压(不能输入负电压，差分信号的正负是相对信号的共模点来说的)， VP-VN 的最大范围是±0.5V。 下图中， VN=0.5V 因此最大的 VP 输入范围是±0.5V(当对于 VN)

对于 12BITADC，有极性的输入范围 12’800~12’h7FF， 因此-0.5V 对于于 12’h800,+0.5V 对应于 12’h7FF

5:差分输入

无极性输入的应用也包括采集差分信号， 差分输入信号是相对于 VCM 对称。 VCM 的范围为 0.25V~0.75V

2.搭建SOC系统工程，搭建vitis-sdk工程，导入测试例程进行测试

搭建SOC系统工程，搭建vitis-sdk工程

4.5.2 导入例程，创建 PS 内部接口访问 XADC 的 APP 工程

4.5.3 导入例程，创建 PS 通过 AXI-ADC IP 访问 XADC 的 APP 工程