StanleyWell的博客

使用门级电路实现1位二选一多路选择器。通过真值表设计电路：使用Verilog门级实现：module MUX2X1(A0,A1,S,Y);//命名input A0,A1,S;//输入，全部为1位output Y;//输出为1位not i0(S_n,S);//非门nand i1(A0_S,A0,S_n);//与非门，输出命名为A0_Snand i2(A1_S,A1,S);//与非门，输出命名为A1_Snand i3(Y,A0_S,A1_S);//与非门,输出为Yendmo.

一、问题描述由于modelsim对新手的不友好，在仿真时可能出现各种错误。其中出错最大的可能就是由modelsim优化问题导致，即出现vlog-12110报错。此类问题有各种表现形式：1、modelsim仿真报错Error loading design,vlog-C121102、modelsim仿真Objects为空，不显示输入输出二、解决方法对于这类问题，目前互联网上已经有很多文章，大家的方法也有差异，但笔者在出现此类问题时使用其他方法没有解决，...