2014年03月_stm32f4

12月 11月 10月 05月 04月 03月 02月 01月

转载 Quartus II 功能仿真设置流程

Quartus II 功能仿真设置流程Quartus II功能仿真设置流程1.新建一个.vwf文件2.右键点击Name下白框，添加Node/Bus3.如果已经知道名称和类型，直接键入如果不确定或向多个输入，点击“Node Finder...”，选择“all”，点击“List”,即可显示出所有Node/Bus点击红色区的“>”或“》”即可实

2014-03-31 21:26:18 12703

转载 Altera器件型号指南

1. 其型号编号方式EP1C代表Cyclone器件，EP2C代表Cyclone II，EP3C代表Cyclone III，EP4C代表Cyclone IV，EP5C代表Cyclone V2. 3代表2910LE(逻辑单元)，4代表4000LE(逻辑单元)，6代表5980LE(逻辑单元)，12代表12060，依此类推3. EP1C3T144的T144代表TQFP

2014-03-30 20:54:10 1858

转载边沿检测法之彻底理解

看了一篇《神奇的硬件秒速边沿检测技术》的blog，看了一遍没看懂，于是自己也模拟了一下，看波形图，看着看着突然一下子开窍了，哈哈，实践出真知！我的边沿检测模块edge_detect程序如下：module edge_detect( CLK,RSTn, SIG_detected,

2014-03-30 20:52:38 3313

转载 FPGA FIFO

一个最简单的FIFO如下图：左图包括数据输入data[7:0]，输出q[7:0]，写请求wrreq，读请求rdreq，时钟clock，FIFO满标志位full，有的还有FIFO空标志位empty，其时序图如下：需要注意的是写请求wrreq必须配合数据输入data，只有在有数据输入时才能把wrreq拉高，否则会在时钟clock的作用下吧无

2014-03-30 20:50:02 2182

转载 Quartus 11中，设置未用到的空引脚为高阻态，防止上电即输出高电平或低电平

一。关于未用到引脚未用到的含义是，该引脚/管脚没有分配任何功能，即未被使用（unused）。为了防止系统上电后，未用到管脚电平为GND或VCC，造成系统混乱，请务必将为用到管脚设置为输入高阻态。设置方法如下：菜单 assignment -> device -> device and pin options.. 里面设置。将unused pins项

2014-03-30 20:17:09 7052