EDA的Verilog语言编写16进制计数器

这个可以有,另外送一个同步低电平复位端

module counter(
			input rst_n,
			input clk,
			output reg [3:0] dout
			);
always @ (posedge clk)
begin
	if(!rst_n) dout<=4'd0;
	else dout<=dout+4'd1;
end
endmodule 
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值