UVM
suixintt
这个作者很懒,什么都没留下…
展开
-
uvm 与 system verilog的理解
数字芯片和FPGA的验证。主要是其中的功能仿真和时序仿真。验证中通常要搭建一个完整的测试平台和写所需要测试用例。而verilog这种硬件描述语言是出于可综合成电路的目的设计出来的,所以它在书写测试平台和测试用例是不够方便的(测试平台和用例不需要综合成电路)。而SV正是由于它不需要满足可综合性,所以它变得非常灵活,它引入了面向对象语言的概念。在验证方面,如果说verilog是C语言的话,那SV就是C...转载 2018-05-10 11:54:50 · 2104 阅读 · 1 评论 -
Modelsim建立UVM环境
在modelsim中建立UVM环境,使用的UVM是UVM1.1d。 如果安装的是modelsim 10.4版本的话,软件自动的将UVM的库给编译好了,生成了.dll文件,供UVM验证使用。 在modelsim的安装目录下的 UVM-1.1d/win64下,就有一个uvm_dpi.dll。 以hello_world.sv这个例子为例,说明验证环境的搭建。在这个文件目录...转载 2018-05-08 10:23:09 · 1753 阅读 · 0 评论 -
uvm学习笔记
1、运行helloworld.sv时,报错如下:原因是work文件夹已经存在,解决方式:手动删除work文件夹,或者在do脚本中添加如下代码,通过脚本删除work文件夹:if [file exists work] { vdel -all}2、参照《UVM实战》的代码尝试通过modelsim仿真,发现仿真数据从复位之前就开始了对应的driver代码为:`ifnd...原创 2019-02-20 17:55:39 · 616 阅读 · 0 评论 -
uvm modelsim仿真主要的脚本命令
1、示例1set UVM_DPI_HOME D:/modeltech64_10.4/uvm-1.1d/win64if [file exists work] { vdel -all}vlib workvlog -L mtiAvm -L mtiOvm -L mtiUvm -L mtiUPF hello_world.svvsim -c -sv_lib $UVM_DPI_H...原创 2019-02-20 17:57:25 · 1188 阅读 · 0 评论 -
centos7从零开始安装VCS2016以及运行UVM-1.1a
#前期准备1)centos7 64位系统2)scl11.93)VCS2016艰辛历程前前后后持续了大概半个月时间。安装步骤事后写的,很多问题已经记得不是很清楚,有问题可以私信我,我看到后会回复。所有经历过的错误(1)安装./setup.sh时遇到,error while loading shared libraries: libXss.so.1: cannot open...转载 2019-07-09 10:29:49 · 1457 阅读 · 0 评论