DDS
文章平均质量分 95
sumshine_
这个作者很懒,什么都没留下…
展开
-
【FPGA学习】4-DDS与并行ADC、DAC
• 修改代码完成以下任务 • 把DDS的rom改成16比特,高12位送给DAC• 不要忘记缩放DAC的输出缩放 • 生成不同频率的正弦波 – 仍然保持80MHz的DAC时钟速率 – 用3比特的拨码开关设定输出正弦波频率 – 000~ 0.5MHz、001 ~ 1MHz 、010 ~ 1.5MHz、011 ~ 2MHz – 100~ 2.5MHz、101 ~ 3.5MHz、110 ~ 4.5MHz、111 ~ 5.5MHz• 使用20...原创 2021-07-23 16:33:33 · 2726 阅读 · 0 评论 -
【FPGA学习】3-基于FPGA的DDS参考设计
设计目标目标1 DDS电路核心RTL本阶段目标是设计一个DDS的核心RTL代码。 使用Matlab生成DDS的波表ROM(DDS的波表数据为2补码的格式) 验证方法:使用RTL View观察电路的RTL结构 本设计加入了额外的D触发器流水线以减小ROM的I/O延迟带来的影响 ...原创 2021-07-20 15:10:25 · 885 阅读 · 0 评论