- 博客(9)
- 收藏
- 关注
RSS订阅
1221
3用中规模MSI基本逻辑功能模块实现4bit的加法器和减法器
用中规模MSI基本逻辑功能模块 实现4bit的加法器和减法器（要求使用中规模实现，有条件和兴趣再用HDL语言实现）：
功能要求：两个4位原码二进制数，在1位控制信号ctr的作用下，当ctr=1时，两个数进
行减法运算，当ctr=0时，两个数进行加法运算，计算结果仍然用原码表示。
任务要求：
（1） 分析题目功能需求进行4bit的加法器和减法器的方案设计（即给出该电路的设计方框图），包括：可能使用的基本逻辑功能模块，以及这些模块的基本连接关系，标出输入输出信号，并描述这些逻辑功能模块是如何工作才能完成该电路的功能。
（2） 完成4bit的加法器和减法器电路的原理设计，即给出具体器件的实际连接图（包括适当地方的基本逻辑门使用），并对设计原理图进行仿真分析。
2022-12-25
用中规模MSI基本逻辑功能模块实现4bit的加法器和减法器（数电设计）
三、用中规模MSI基本逻辑功能模块 实现4bit的加法器和减法器（要求使用中规模实现）：
功能要求：两个4位原码二进制数，在1位控制信号ctr的作用下，当ctr=1时，两个数进行减法运算，当ctr=0时，两个数进行加法运算，计算结果仍然用原码表示。
任务要求：
（1） 分析题目功能需求进行4bit的加法器和减法器的方案设计（即给出该电路的设计方框图），包括：可能使用的基本逻辑功能模块，以及这些模块的基本连接关系，标出输入输出信号，并描述这些逻辑功能模块是如何工作才能完成该电路的功能。
（2） 完成4bit的加法器和减法器电路的原理设计，即给出具体器件的实际连接图（包括适当地方的基本逻辑门使用），并对设计原理图进行仿真分析。
2022-12-25
4bit 全加器设计与Multisim仿真
4位有符号全加器逻辑门电路实现
四位加法器设计
（1） 用四个1位二进制加法器设计一个4位无符号数二进制加法器，要求能够判断运算结果是否发生溢出，并画出原理框图
（2） 用四个1位二进制加法器设计一个4位有符号数二进制加法器，要求能够判断运算结果是否发生溢出，并画出原理框图
2022-12-25
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人