- 博客(1)
- 收藏
- 关注
原创 AXI4总线中BVALID与BREADY中的关系
AXI4总线突发式写时序图: 根据资料提供的时序图误认为BVALID信号在WLAST拉高后会立刻拉高一个时钟周期,BREADY信号应该在AWVALID与AWREADY同时拉高后立即拉高,与BVALID信号同时拉低,所以用Verilog描述为(axi_bready即为BVALID信号): always @(posedge M_AXI_ACLK) if(M_AXI_ARESETN...
2018-08-30 15:56:30 9395
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人