![](https://img-blog.csdnimg.cn/20201014180756918.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
verilog
sm zhangxin
这个作者很懒,什么都没留下…
展开
-
基于FPGA的随机数和伪随机数
基于FPGA的随机数和伪随机数1.随机数:系统函数$random能够返回一个有符号的32位整数的随机数,但它不能被综合即不能下载到硬件中使用,因此只能在testbench测试文件中使用;常用例子:KaTeX parse error: Expected '}', got 'EOF' at end of input: …围的随机数 {random}%100 产生 ...原创 2020-04-21 23:42:18 · 5112 阅读 · 0 评论 -
基于verilog的奇偶分频
基于verilog的奇偶分频(1)**偶分频:**进行占空比为50%的分频比较容易。比如进行2N分频,可以计算时钟上升沿或下降沿的个数,如果计数到(2N/2)-1次,则时钟输出进行反转,并且计数清零,再重新计数,重复上述过程。(2)**奇分频:**进行占空比为50%的分频比较麻烦,我采用的方法是分别对时钟的上升沿和下降沿进行计数。比如进行(2N+1)分频,该过程分为两大步:第一步是对时钟的上升...原创 2020-04-04 22:50:21 · 402 阅读 · 0 评论