- 博客(4)
- 收藏
- 关注
原创 关于Lattice DDR3 diamond 联合modelsim逻辑仿真
一般来说,要想真正的了解其中的原理,验证逻辑有没有问题,那么,我们首先应该进行利用modelsim进行仿真,从开始了解DDR3到真正的仿真到现在的差不多可以在板子上跑起来,花了好长的时间,明明其中遇到的都是一些小问题,可就是纠结好久都没办法解决。首先,我们需要根据项目要求生成DDR3的IP核,,生成IP核的参数大部分都是根据硬件电路来设置的,在这里就不过多说明。只需要注意添加IP核到工程中的时...
2019-03-01 20:37:04
834
1
原创 ADC7606源代码
`timescale 1ns / 1psmodule ADC7606Driver#(parameter CNVT_WIDTH = 8'd40,parameter BUSY_WIDTH = 16'd1800 //OS = 1, Oversampling by 2, MAX 10us)(input nRst,input ClkIn,in
2017-05-06 10:01:34
1757
原创 A/D采集模块总结
A/D采集模块总结选用的AD芯片是8通道的,内置16位、双极性输入、同步采样ADC7606。软件部分:主要是采用Verilog语言硬逻辑编写的,在编写代码的过程中,主要关注的是AD采集的时序图,根据时序图可以将状态机分为六个状态:复位脉冲输出(AD_RESET)、等待转换(WAIT_CONST)、等待忙碌(WAIT_BUSY,等待宽度跟在此处设置的采样速率OS有关)、开始转换(START_
2017-05-06 09:46:47
9520
转载 verilog中defparam的用法及#的用法
有机会看下defparam的语法了:如下:当一个模块引用另外一个模块时,高层模块可以改变低层模块用parameter定义的参数值,改变低层模块的参数值可采用以下两种方式: 1)defparam 重定义参数 语法:defparam path_name = value ; 低层模块的参数可以通过层次路径名重新定义,如下例:module top ( ....
2017-03-03 21:18:16
33510
3
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人