多层高速PCB布线总结

最近两周画了一个多层的高速板子。多层也就是超过两层的板子吧，我做的六层；高速则意味着里面有差分线，内存的地址数据线等等。因为第一次做，其中困难还是比较多的，现在总结如下：

第一步也是非常重要的一步就是模块化的布局。将原理图封装导入layout后，首先先将板框导入，确定版型尺寸和位置。然后确定核心CPU的位置，可通过反复对比预布局确定。CPU确定后，其余接插件要根据其接线端位于CPU的方位来摆放于对应的板框边缘。其余电阻电容电感分别通过原理图对应模块分散布局。技巧：选中原理图中模块，则对应pcb中元件点亮选中，分散后移动一起即可。如此反复则各个模块即可分开布局。

第二步分散布局后要对各个模块进行调整和优化布局。要根据各模块设计连接的先后顺序布置TVS、电容、电感、电阻等。顺序一定要按照设计要求，考虑到距离，布线过孔，对称结构等，不可随心摆放。

第三步电源布局。电源布局一定要有个整体规划，一般按照从高压模块到低压模块的顺序摆放，也可考虑电源需求位置就近摆放。第一要求输入输出方向尽量规范，做到电源从输入到输出流向无阻碍，各模块方向一致。第二要求各元件尽量最短距离摆放，要求流向较顺，防止布线出现瓶颈。

第四步CPU去耦电容布局。布局前一定现将CPU进行扇出。在扇出之前要先进行规则设置，设置过孔大小，设置电源信号线的线宽等。设置完成之后即可进行自动扇出操作。

第五步如有DDR等管脚较多芯片，建议首先将其扇出，并对其去耦电容进行分布摆放，以免后续布线中出现较大的改动。

第六步对布局完成后的去耦电容进行连线接地处理。尽量做到不漏孔，不漏连，不多摆，不漏摆。灵活调整。

第七步即可进行布线处理。原则有：第一优先布难走和要求比较高的线，如差分信号线，差分时钟线。模拟信号线等。建议这些线放在Router中走线，这样软件会自动根据设计规则进行交互式布线。第二应首先对CPU附近的DDR和Flash等存储芯片进行布线，要求其对称放置，拉开一定距离以便于小T点和大T点的布线。第三模拟信号线和电源线一定要注意线宽的设置，充分留有一定的裕量。

第八步存储芯片布线处理。对于DDR2芯片，针对不同数量芯片有不同技巧。对于两片DDR2的布线，则首先应将每片的地址/数据线扇出。将各自的扇出点再扇入进两者中间距离，添加虚拟过孔形成小T点。对于四片DDR2芯片，需要将两部分的小T点进行扇入形成大T点。再连入CPU。注意数据线地址线的等长处理。

    第九步就可以对HDMI，USB，网络端口，PCI等总线进行布线。注意差分阻抗控制，PCI距离控制等。可以参考相关文档详细参数描述。

    第十步CPU外围器件的布线，和其余模块的优化布线。注意时钟和锁相环布线。

        第十一步进行电源平面的电源分割处理，根据不用网络电源颜色提示，进行电源平面分割处理，尽量做到分割全面，避免跨分割出现。如果出现跨分割现象再进行相应的处理，后续文章会提供解决方案。

第十一步进行地平面的分割和处理。一般分为数字地，模拟地，和机壳地。数字地和模拟地根据不用频率情况和各自要求单点接地和多点接地。可参考相关文档。机壳地和板边，其他地保持足够距离，电源层下面要设置禁止铺铜区域。

第十二步进行DRC检查。一般为连接性检查，和最小间距检查。根据错误提示一一修改。都ok后可以再将电路板优化处理，一般为缝合孔的添加，和一些包地的孔添加处理。处理完后，再次检查。都完成户进行丝印调整。

最后就是生成CAM光绘文件，生成钢网文件，贴片坐标文件，装配文件等。

这样一个复杂高速PCB就完成了，由于其内容细节复杂多变，故本文仅仅从方法和步骤上进行说明，细节之处均未提出，后续会慢慢补充进来，希望多多交流，批评指正！