![](https://img-blog.csdnimg.cn/20201014180756757.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA&&verilog逻辑
文章平均质量分 73
SHABIAO
这个作者很懒,什么都没留下…
展开
-
FPGA逻辑D触发器
D触发器主要内容 D触发器:原理图、代码、时序图 D触发器:建立/保持时间 D触发器(亚稳态) ①:在时钟上升沿时,D在发生变化,如果D input输出为1则 Q= ②:在时钟上升沿时,D在发生变化,如果D input输出为0则 Q= ③:在时钟上升沿时,D在发生变化,在中间思考跳转很久,但不知道D转载 2017-04-12 11:28:22 · 4921 阅读 · 1 评论 -
dsp6455 + FPGA的EMIF数据接口
DSP通过EMIF接口与FPGA通信采集视频 背景 使用FPGA系统进行视频采集,DSP进行视频处理需要了解以下知识: 1. DSP-C6000系列的中断与GPIO系统2. DSP-C6000系列的EMIFA模块3. DSP-C6000系列的EDMA模块4. FPGA的乒乓RAM5. 一种视频格式(例如VGA,PAL等)6. 视频处理算法转载 2017-09-24 22:49:46 · 2994 阅读 · 1 评论