dsp6455 + FPGA的EMIF数据接口

DSP通过EMIF接口与FPGA通信采集视频  

背景

     使用FPGA系统进行视频采集,DSP进行视频处理需要了解以下知识:

  • 1.  DSP-C6000系列的中断与GPIO系统
  • 2.  DSP-C6000系列的EMIFA模块
  • 3.  DSP-C6000系列的EDMA模块
  • 4.  FPGA的乒乓RAM
  • 5.  一种视频格式(例如VGA,PAL等)
  • 6.  视频处理算法

-------------------------------------------------------------------------------------------

主题

      EMIF是External Memory Interface的简称。个人认为它是DSP比较强大的地方之一。通过EMIF接口,使得DSP可以和FPGA很方便地进行大数据量的数据传输。

      C6455的EMIFA可以访问多种外部存储器,比如:SRAM,ROM,FLASH等等。当然,也包括FPGA。本文的重点就是介绍使用EMIFA接口与FPGA建立无缝连接。

EMIFA

根据习惯,还是先贴图,框图总给人一目了然的感觉。




这是官方文档给出的EMIFA模块的接口示意图,乍一看,复杂的很。好多引脚而且还有好多复用。没关系,我们再贴一张,你就会感觉轻松很多了。

这一张图首先是把EMIFA模块的接口分了类,然和呢,我把在与FPGA通信场合下所需要使用的管脚使用红色框框标注了出来。是不是少了很多呢。归纳一下标注的管脚,如下:

  • AED[63:0]        64位数据总线
  • AEA[19:0]        20位地址总线(Optional)
  • ACE2              片选信号(低有效)
  • AECLKOUT      时钟信号
  • ASWE             写使能(低有效)
  • ASRE               读使能(低有效)

 

(注:应用场合是DSP读FPGA内部RAM中的图像数据,其他场合续根据情况调整)


由于FPGA的可编程性,使得一切从DSP看来简单了许多。因为DSP面对的“存储器”显得格外智能。甚至连地址线都可以不需要。

 

下面,我们来一一分析上述的信号。

  • 首先,应该是片选信号CE。这里不得不提到DSP的地址空间。下图是DSP6455的EMIFA映射情况


从图中可以看出:
  • EMIFA共支持4个外部存储器,比如可以把CE2分配给FPGA,CE3分配给SRAM,CE4分配给FLASH等。
  • 每个外部存储器的寻址空间大小是8MB。20根地址线即2的20次方,也就是1MB,此外由于数据总线是64位的,故对应的寻址空间是8MB

由于FPGA内部时序逻辑可以产生地址,所以我们可以不使用地址线。这样,下面的事情就简单了。只要把CE2管脚和FPGA的某一个通用IO口连上即可。

在读取FPGA内部RAM数据时告诉EDMA要读取的数据的基地址是0xA0000000,以及读取的数据的长度即可。

  • 第二个信号,ECLKOUT,即时钟信号的。因为FPGA工作是需要时钟激励的,没有时钟信号怎么产生地址逻辑呢?此外,时钟频率不能过高,要考虑到FPGA芯片的能力。OK,因为有了同步时钟,所以EMIFA模块的工作模式也就确定了,即同步工作模式
  • 第三个信号,包括2个,即ASRE,ASWE。更熟悉的叫法是RE,WE。读使能和写使能。这个就不赘述了。
  • 第四个信号,数据总线&地址总线。也不赘述了。

经过上面的分析,我们可以简要的画出FPGA与DSP的连接图:






在连接的思路清晰之后,我们可以开始 配置EMIFA的寄存器了。

其实也就只有1个比较重要的寄存器,即CEnCFG。该寄存器有两套完全不同的配置分别对应于同步存储器模式和异步存储器模式由于FPGA内部RAM工作于同步模式,故我们来看一下同步模式下该寄存器的配置。




SSEL 设置为1时,表示该CE对应同步模式的外部存储器。
在与FPGA连接时,主要考虑以下四个参数:
R_ENABLE设置SRE/SADS管脚功能
值为 1管脚功能为SRE,即Read Enable
值为 0管脚功能为SADS

W_LTNCY写延时周期
值为 000周期延时
值为 011周期延时
值为 102周期延时
值为 113周期延时

R_LTNCY读延时周期
值为 011周期延时
值为 102周期延时
值为 113周期延时

读延时当CE和RE同时为低电平后,表示DSP开始读FPGA的RAM,经过R_LTNCY个ECLKOUT周期后第一个数据出现在数据总线上

SBSIZE数据位宽
值为 008位数据总线
值为 0116位数据总线
值为 1032位数据总线
值为 1164位数据总线

--------------------------------------------华丽分割------------------------------------------------

EMIFA之CSL

使用CSL配置EMIFA模块时,主要的步骤如下:

  • l  1. 使能设备EMIFA模块
  • l  2. 配置CEnCFG寄存器
  • l  3. 初始化EMIFA模块
  • l  4. 打开EMIFA模块
  • l  5. 把2中配置的参数设置到打开的EMIFA模块中

 

完整配置代码:(把EMIFA的CE2配置为以FPGA作为外部存储器,64位数据线,2个周期的读延时)


/*-----------------------------------------------------------------------------------   *    *      初始化EMIFA     *    -----------------------------------------------------------------------------------*/  #define EMIFA_MEMTYPE_ASYNC     0  #define EMIFA_MEMTYPE_SYNC      1    #define EMIFA_CE2_BASE_ADDR  (0xA0000000)//地址空间基地址  #define CSL_EMIFA_SYNCCFG_RLTNCY_PARAMETER  2//读延时2周期  #define CSL_EMIFA_SYNCCFG_SBSIZE_PARAMETER  3//64位数据总线  #define CSL_EMIFA_SYNCCFG_READEN_PARAMETER 1//SRE    //CEnCFG寄存器参数宏  #define CSL_EMIFA_SYNCCFG_PARAMETER {\      (Uint8)CSL_EMIFA_SYNCCFG_READBYTEEN_DEFAULT, \      (Uint8)CSL_EMIFA_SYNCCFG_CHIPENEXT_DEFAULT, \      (Uint8)CSL_EMIFA_SYNCCFG_READEN_PARAMETER, \      (Uint8)CSL_EMIFA_SYNCCFG_WLTNCY_DEFAULT, \      (Uint8)CSL_EMIFA_SYNCCFG_RLTNCY_PARAMETER, \      (Uint8)CSL_EMIFA_SYNCCFG_SBSIZE_PARAMETER \  }    void Init_EMIF()  {   CSL_EmifaObj              emifaObj;   CSL_Status               status;   CSL_EmifaHwSetup         hwSetup;   CSL_EmifaHandle        hEmifa;   CSL_EmifaMemType         syncVal;   CSL_EmifaSync            syncMem = CSL_EMIFA_SYNCCFG_PARAMETER;        memset(&emifaObj, 0, sizeof(CSL_EmifaObj));            memset(&hwSetup, 0, sizeof(CSL_EmifaHwSetup));          //步骤1: 使能设备的EMIFA功能(不用先解锁外设寄存器)   CSL_FINST(((CSL_DevRegs*)CSL_DEV_REGS)->PERCFG1, DEV_PERCFG1_EMIFACTL, ENABLE);         //步骤2:配置CE2CFG寄存器      syncVal.ssel  = EMIFA_MEMTYPE_SYNC;      syncVal.async  = NULL;      syncVal.sync  = &syncMem;     hwSetup.ceCfg[0] = &syncVal;         hwSetup.ceCfg[1] = NULL;      hwSetup.ceCfg[2] = NULL;      hwSetup.ceCfg[3] = NULL;           //步骤3:初始化EMIFA模块   status = CSL_emifaInit(NULL);     #ifdef SHOW_PRINTF      if (status != CSL_SOK) {          printf("EMIFA: Initialization error.\n");          printf("\tReason: CSL_emifaInit [status = 0x%x].\n", status);                 return;      }      else {          printf("EMIFA: Module Initialized.\n");      }  #endif     //步骤4:打开EMIFA模块   hEmifa = CSL_emifaOpen(&emifaObj,CSL_EMIFA,NULL,&status);     #ifdef SHOW_PRINTF      if ((status != CSL_SOK) || (hEmifa == NULL)) {          printf("EMIFA: Error opening the instance. [status = 0x%x, hEmifa \                  = 0x%x]\n", status, hEmifa);                  return;      }      else {          printf("EMIFA: Module instance opened.\n");      }  #endif      //步骤5:把步骤2中配置的参数设置到打开的EMIFA模块中   status = CSL_emifaHwSetup(hEmifa,&hwSetup);  #ifdef SHOW_PRINTF      if (status != CSL_SOK) {          printf("EMIFA: Error in HW Setup.\n");                    printf("Read write operation fails\n");          return;             }      else {          printf("EMIFA: Module Hardware setup is successful.\n");      }  #endif   }  
  • 2
    点赞
  • 21
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
### 回答1: Verilog语言是一种硬件描述语言,用于电子系统的设计和验证。在使用Verilog实现CAN总线时,我们可以通过以下步骤进行设计和编码: 1. 确定系统需求:首先,我们需要明确CAN总线的功能和特性,包括最大传输速率、消息帧的结构和格式、错误检测和纠正等。 2. 定义模块结构:根据CAN总线的特性,我们可以将其分为多个模块,例如消息发送模块、消息接收模块、错误检测模块等。 3. 编写Verilog代码:根据模块结构,我们可以编写相应的Verilog代码。对于消息发送模块,我们可以定义输入端口包括消息ID、数据以及控制信号,输出端口为CAN总线物理线路;对于消息接收模块,输入端口为CAN总线物理线路,输出端口为消息ID、数据以及状态信号等。 4. 实现总线控制:在CAN总线中,还需要实现一些总线控制机制,例如仲裁机制、消息优先级等。我们可以使用Verilog代码实现这些机制,确保多个节点之间的通信和数据传输的可靠性和顺序性。 5. 进行仿真和验证:在编写完Verilog代码后,我们可以使用Verilog仿真工具,如ModelSim等,进行仿真和验证。通过针对不同的输入和场景进行仿真,我们可以确保CAN总线在各种情况下的正确性和稳定性。 总的来说,使用Verilog实现CAN总线需要明确系统需求,根据模块结构编写相应的Verilog代码,实现总线控制机制,并进行仿真和验证。通过这些步骤,我们可以成功地将CAN总线功能集成到Verilog设计中。 ### 回答2: Verilog可以用于实现CAN总线协议,CAN(Controller Area Network)是一种广泛应用于汽车电子系统和其他工业领域的串行总线通信协议。 首先,Verilog可以用于设计CAN控制器模块。CAN控制器负责管理数据的发送和接收,以及CAN总线的错误检测和处理。控制器的设计包括位定时分析、帧发送和接收状态机、错误检测和错误处理等功能。 其次,Verilog还可以实现CAN帧的发送和接收功能。CAN总线使用标准或扩展帧进行数据传输。Verilog可以设计帧发送模块,包括标识符、控制位、数据位和CRC等字段的生成和发送。同时,还可以设计帧接收模块,对接收到的CAN帧进行解析和处理。 另外,Verilog还可以实现CAN总线的错误检测和错误处理功能。CAN总线的错误检测机制包括CRC校验和奇偶校验等。Verilog可以设计相应的模块来实现这些校验功能,并在数据传输过程中对错误进行检测和处理。 最后,通过使用Verilog语言,在CAN控制器模块、帧发送和接收模块,以及错误检测和处理模块的基础上,可以构建一个完整的CAN总线通信系统。 总而言之,借助Verilog语言,可以实现CAN总线的控制器设计、帧发送和接收功能,以及错误检测和处理功能。使用Verilog可以简化CAN总线的设计过程,确保数据的准确和可靠传输。 ### 回答3: CAN总线是一种常用的串行通信协议,用于在汽车电子、工业控制等领域传输数据。要在Verilog中实现CAN总线,需要以下几个步骤: 首先,定义CAN总线的物理层接口。CAN总线的物理层是基于差分信号的,因此需要定义差分发送和接收引脚。可以使用Verilog中的电气双模(TE)和远程帧RF(远程帧)来实现差分发送和接收。发送器和接收器之间的差分信号也需要进行电平转换和差动电阻匹配以保证信号质量。 其次,定义CAN总线的控制层协议。CAN总线的控制层协议包括帧格式、传输速率、差错检测等。帧格式主要分为数据帧和远程帧,其中数据帧用于传输实际数据,远程帧用于请求数据。传输速率可以根据需求选择不同的波特率。差错检测可以使用循环冗余检测(CRC)等技术进行。 然后,实现帧的发送和接收功能。在发送方,需要将待发送的数据按照帧格式进行封装,并通过物理层接口发送差分信号。在接收方,需要解析接收到的差分信号,并根据帧格式解析出数据内容。 最后,验证和仿真。为了验证CAN总线的功能和正确性,可以使用Verilog的仿真工具进行验证。通过编写测试用例,模拟实际通信场景,测试CAN总线的性能和稳定性。 总之,通过逐步定义物理层接口、控制层协议,实现帧的发送和接收功能,以及进行验证和仿真,就可以在Verilog中实现CAN总线。这样就可以在Verilog中模拟和调试CAN总线通信的逻辑和功能,以便实现在汽车电子和工业控制等领域中的应用。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值