szfpgaer-CSDN博客

原创 MPSOC 4EV的mipi摄像头imx317的4K@30 H265编码（二）petalinux工程

接上一章本章是zu402开发板的案例，ZCU106等也同理。

2024-05-09 22:30:57 356

原创 MPSOC 4EV的mipi摄像头imx317的4K@30 H265编码（一）vivado工程

ZU402采用xilinx 的mpsoc xczu4ev-sfvc784-2-i 方案相对ZCU106性价比更高，常用的接口，HDMI 4K@60输入输出、12G SDI、千兆以太网，MIPI摄像头，等高速接口一个不少。xilinx mipi摄像头H265编码，可替代ZCU106开发板。

2024-04-26 22:06:45 899 1

原创基于MPSOC ZU402 的HDMI 4K@60 H265解码输出（二）HDMI 输出 Petalinux工程

ZU402相对ZCU106性价比更高，常用的接口，HDMI 4K@60输入输出、12G SDI、千兆以太网，等高速接口一个不少。这章节，演示用ZU402解码rtsp从HDMI输出到显示器显示。输入命令：ln -sf zu402_hdmitx.dtsi system-user.dtsi。7、把生成的boot.scr BOOT.BIN image.ub复制到TF卡。8、把TF卡插到开发板，掩码拔到SD 卡启动方式。2、把上一章生成的xsa复制到工程目录。9、插入HDMI显示器。14、播放RTSP流。

2024-04-10 07:50:57 693

原创基于MPSOC ZU402 的HDMI 4K@60 H265解码输出（一）HDMI 输出Vivado工程

2.高质量的 4Kp60 H.265/H.265 编码/解码：VCU 提供高质量的 Main Profile level 5.1 的 4Kp60 H.265/H.265 编码/解码功能。3.高性能的 4Kp60 H.264/H.264 编码/解码：VCU 在 BP/MP/HP level 5.2 下提供高性能的 4Kp60 H.264/H.264 编码/解码功能。1.多标准编码/解码支持：支持高级视频编码 (AVC) H.264 和高效率视频编码 (HEVC) H.265 等多种视频编码/解码标准。

2024-04-08 21:38:48 661 1

原创 Zynq7000 系列通过Boardfiles快速创建创PL 端 ETH 的 vivado 工程

上一个章节介绍了Boardfiles的安装，这节，就来介绍下，如果利用Boardfile快速生成一个以太网的Viviado工程。然后导出xsa文件，是不是很简单，引脚约束什么都已经由Boardfiles里定义好。5、把AXI 1G/2.5G Ethernat Subsystem添加进来。10、然后在WIZ IP的时钟输入引脚点击右键，Make External。6、应用axi ethernat 的预设。11、经过几次的自动连线后，结果如下图。1、创建工程时，选择开发板。8、打开ZYNQ的中断。

2024-04-02 22:00:39 252

原创 Zynq7000系列之TS7Z100/7Z045添加BoardFiles

BoardFiles定义了Vivado的外部连接。在创建项目时，当您选择一个板子而不是一个部件时，板级文件信息可以在IP集成器中找到。在Vivado的板卡选项卡中选择适当的接口，可以在IP集成器中启用板卡接口。不同开发板的Boardfiles可以找相应供应商提供，或者自己创建BoardFiles文件，后续有需要，会单独介绍BoardFiles的创建方法。Linux解压到：Vivado//data/boards/board_files/2、在创建工程的时候，就可以选相应的BoardFiles了。

2024-04-02 07:26:43 296

原创基于MPSOC ZU4EV的HDMI 4K60 H265编码（二）Petalinux编译及上板运行

这节，我们就利用这个文件，生成固件，并在板子上跑HDMI输入视频的H265编码结果。注：其中BSP文件，要找相应开发板的供应商提供，在附件，我会提供一个ZU402的开发板BSP供大家参考。这篇文章介绍Petalinux部分的编译，及在ZU402上HDMI输入，H265编码的实现。8、把生成的boot.scr BOOT.BIN image.ub复制到TF卡。2、把第一步生成的xsa文件，复制到刚创建的工程目录内，如下图所示。9、把TF卡插到开发板，拔码拔到SD 卡启动方式，启动。

2024-04-01 19:27:22 1107

原创 ISE编译以太网IP时报错解决方案

在Spartan6编译xilinx的以太网IP进，提示Process “Syncthesize - XST” failed，但又没提示具体是什么错误。64位系统目录：Xilinx/14.7/ISE_DS/lib/nt64。32位系统目录：Xilinx/14.7/ISE_DS/lib/nt。把补丁文件替换到安装目录即可。

2024-03-31 19:29:13 222

原创基于MPSOC ZU4EV的HDMI 4K60 H265编码（一）Vivado工程建立

Xilinx的MPSOC EV系列，带有一个H264/H265编码硬核最大分辨率支持到8K30，其中4EV的性价比相对高，ZU402支持HDMI 4K60的最大输入输出，下面我们用ZU402开发板，建立一个最简单的编码工程。把zu402_hdmirx_vivado.7z解压，打开HDMI编码工程zu402_hdmirx.xpr。要注意，在windows下，最好就是放在根目录，不要放太深的路径，要不编译会报错。1.1.HDMI采集部分BockDesign。技术交流|源码获取|微信|szFPGAer。

2024-03-31 12:19:08 488

基于xczu4ev-sfvc784-2-i方案的ZU402开发板，mipi摄像头的H265编码，vivado工程

mpsoc xczu4ev-sfvc784-2-i vivado工程，用到的IP mipi csi2 rx subsystem ，Sensor Demosaic，gamma lut等。摄像头H264,H265编码。行业比较高端的资料。工程介绍：https://blog.csdn.net/szfpgaer/article/details/138231134

2024-04-26

MPSOC 4EV vivado VCU H264解码 HDMI 输出工程

MPSOC 4EV vivado VCU H264解码 HDMI 输出工程，说明参考下面文章： https://blog.csdn.net/szfpgaer/article/details/137524321

2024-04-08

ZYNQ开发板TS7Z100的boardfiles

核心板主要由FPGA + 4 个DDR3 + 2个QSPI FLASH ，1个emmc构成，承担FPGA 高速数据处理和存储的功能，PL端的FPGA 和两片DDR3 之间的高速数据读写，数据位宽为32 位，整个系统的带宽高达59Gb/s（1866M*32bit)；另外两片ps端DDR3 容量高达8Gbit，满足数据处理过程中对高缓冲区的需求。我们选用的FPGA 为XILINX 公司zynq-7 系列的XC7z100和xc7z045芯片。我们选用的FPGA 是BGA 900 封装。XC7z 的pl端和DDR3 之间通信的时钟频率达到933Mhz，数据速率为1866Mhz，充分满足了高速多路数据处理的需求。另外zynq7z 带有16 路GTX 高速收发器，每路速度高达10.5-12Gb/s，非常适合用于光纤通信和PCIe 数据通信。底板为核心板扩展了丰富的外围接口，其中包含2 路光纤模块接口、2 路千兆以太网接口、1 路USB2.0 接口、1 路HDMItx,1路hdmi rx接口、4路SDI接口，1 路UART 串口接口、1 路SD 卡接口、1路i2s音频接口，1路sata接口，1

2024-04-02

MPSOC ZU4EV ZU402开发板BSP文件

MPSOC ZU4EV ZU402开发板BSP文件，详细使用说明见下面文章链接。 https://blog.csdn.net/szfpgaer/article/details/137243569

2024-04-01

ISE-14-7编译错误补丁

在Spartan6编译xilinx的以太网IP时，提示Process “Syncthesize - XST” failed，但又没提示具体是什么错误。

2024-03-31

Xilinx MPSOC ZU4EV HDMI输入工程

基于MPSOC ZU4EV的HDMI 4K60 H265编码（一）Vivado工程建立里的VIVADO 文章的工程源码，验证用的开发板型号为ZU402，BockDesign包含HDMI输入，VPSS缩放，VCU及MPSOC系统，DDR配置等。用于H264/H265编解码

2024-03-31

zynq7000系列开发板用户手册，开发板TS7Z100/TS7Z045

ZYNQ-7 FPGA 开发平台采用核心板加扩展板的模式，方便用户对核心板的二次开发利用。在底板设计上我们设计了丰富的外围接口，比如 2 路万兆光纤模块接口，二路千兆以太网接口，一路 USB2.0 接口，两路 HDMI 接口， Uart 接口， lvds 通信，点亮液晶屏， 4 路 sdi 接口， pcie1/2/4x,sata host 接口， 2 路 can/canfd，音频等等。满足用户各种高速数据传输，视频处理和工业控制的要求，是一款"全能级“的 FPGA 开发平台。为高速视频传输，网络和光纤通信及数据处理的前期验证和后期应用提供了可能。相信这样的一款产品非常适合从事 FPGA 开发的学生、工程师等群体。

2024-03-31

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人