Xilinx FPGA MPSOC ZU4EV的HDMI 4K60 H265编码（一）Vivado工程建立

已于 2024-06-12 07:33:21 修改
阅读量708 收藏 4
点赞数 12
分类专栏： MPSOC系列 文章标签： fpga开发
于 2024-03-31 12:19:08 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/szfpgaer/article/details/137194512
版权
0、简介

        Xilinx的MPSOC EV系列，带有一个H264/H265编码硬核最大分辨率支持到8K30，其中4EV的性价比相对高，ZU402支持HDMI 4K60的最大输入输出，下面我们用ZU402开发板，建立一个最简单的编码工程。

ZU402开发板接口如下：

1、HMDI 4K@60视频采集框图

1.1.Vivado的BockDesign

把zu402_hdmirx_vivado.7z解压，打开HDMI编码工程zu402_hdmirx.xpr

要注意，在windows下，最好就是放在根目录，不要放太深的路径，要不编译会报错

1.1.HDMI采集部分BockDesign

1.2.VCU部分BockDesign

2、编译，直接点击Generate Bitstream编译工程

3、生成XSA硬件描述文件，给Petalinux工程用

第二章内容：基于MPSOC ZU4EV的HDMI 4K60 H265编码（二）Petalinux编译及上板运行-CSDN博客

源码下载链接：【免费】XilinxMPSOCZU4EVHDMI输入工程资源-CSDN文库

技术交流|源码获取|微信|szFPGAer

szfpgaer
关注
专栏目录
基于verilog的H264视频编解码开发
04-04
基于verilog的H264视频编解码开发 DF_top (clk,reset_n,gclk_DF,gclk_end_of_MB_DEC,gclk_DF_mbAddrA_RF,gclk_DF_mbAddrB_RAM, end_of_BS_DEC,disable_DF,mb_num_h,mb_num_v, bs_V0,bs_V1,bs_V2,bs_V3,bs_H0,bs_H1,bs_H2,bs_H3, QPy,QPc,slice_alpha_c0_offset_div2,slice_beta_offset_div2, blk4x4_sum_counter,blk4x4_rec_counter_2_raster_order,rec_DF_RAM_dout, blk4x4_sum_PE0_out,blk4x4_sum_PE1_out,blk4x4_sum_PE2_out,blk4x4_sum_PE3_out, DF_duration,end_of_MB_DF,DF_edge_counter_MR,one_edge_counter_MR, DF_mbAddrA_RF_rd,D
Xilinx FPGA MPSOC 4EV的mipi摄像头imx317的4K@30 H265编码（一）vivado工程
最新发布
szfpgaer的博客
04-26 1881
ZU402采用xilinx 的mpsoc xczu4ev-sfvc784-2-i 方案相对ZCU106性价比更高，常用的接口，HDMI 4K@60输入输出、12G SDI、千兆以太网，MIPI摄像头，等高速接口一个不少。xilinx mipi摄像头H265编码 ，可替代ZCU106开发板。
Zynq UltraScale+ MPSoC智能视频平台0：HZU4EVCL介绍
GreatInventorHH的博客
10-21 1481
一个软件工程师决定做一款硬件！
xilinx低延时视频编解码方案
mkelehk的专栏
09-18 8437
xilinx的Zynq® UltraScale+™ MPSoCs（EV系列，ZCU106开发板）有一个视频编解码硬核VCU，能实现多种profile/level的H264/H265编解码能力，最高支持一路3840x2160@60或4096x2160@60 yuv422的分辨率，支持yuv422 10 bit HDR等，详细请参考《PG252》文档。 总共支持4种不同延时的编解码能力： VCU的软件框架使用了Gstreamer跨平台多媒体处理框架，可...
Xilinx FPGA MPSOC ZU4EV的HDMI 4K60 H265编码（二）Petalinux编译及上板运行
szfpgaer的博客
04-01 1986
这节，我们就利用这个文件，生成固件，并在板子上跑HDMI输入视频的H265编码结果。注：其中BSP文件，要找相应开发板的供应商提供，在附件，我会提供一个ZU402的开发板BSP供大家参考。这篇文章介绍Petalinux部分的编译，及在ZU402上HDMI输入，H265编码的实现。8、把生成 的boot.scr BOOT.BIN image.ub复制到TF卡。2、把第一步生成 的xsa文件，复制到刚创建的工程目录内，如下图所示。9、把TF卡插到开发板，拔码拔到SD 卡启动方式 ，启动。
IP核的应用 Xilinx IP Core的使用
04-21
IP Core就是预先设计好、经过严格测试和优化过的电路功能模块，如乘法器、FIR滤波器、PCI接口等，并且一般采用参数可配置的结构，方便用户根据实际情况来调用这些模块。随着FPGA规模的增加，使用IP core完成设计成为发展趋势。
Xilinx MPSOC ZU4EV HDMI输入工程
03-31
基于MPSOC ZU4EV的HDMI 4K60 H265编码（一）Vivado工程建立里的VIVADO 文章的工程源码，验证用的开发板型号为ZU402，BockDesign包含HDMI输入，VPSS缩放，VCU及MPSOC系统，DDR配置等。用于H264/H265编解码
MPSOC ZU4EV ZU402开发板BSP文件
04-01
标题“MPSOC ZU4EV ZU402开发板BSP文件”中提及的“MPSOC ZU4EV ZU402”指的是一款基于Xilinx MPSoC架构的开发板，特别强调了其中的ZU4EV和ZU402型号。Xilinx MPSoC系列是一系列集成了多核ARM处理器以及FPGA逻辑的片...
FPGA MPSoC_XCZU4EV驱动LCD显示彩条（Vivado HLS实现）.zip
04-28
本项目主要探讨了如何使用Xilinx的FPGA MPSoC系列——XCZU4EV驱动LCD显示屏，并通过Vivado HLS（High-Level Synthesis）工具来实现这一功能。本文将详细介绍这个过程中的关键知识点和技术细节。 1. FPGA MPSoC简介 ...
MPSOC 4EV vivado VCU H264解码 HDMI 输出工程
04-08
MPSOC 4EV vivado VCU H264解码 HDMI 输出工程，说明参考下面文章： https://blog.csdn.net/szfpgaer/article/details/137524321
通信与网络中的XILINX推出单片FPGA H.264/AVC 高规格解码器
11-29
赛灵思公司与高级视频和音频编码技术硬件及软件世界领先提供商 4i2i 公司，宣布推出业界第一款基于FPGA的H.264/AVC高规格(Highprofile) 实时视频解码器。这款高规格解码器采用单片赛灵思Virtex?-4FPGA和由4i2i公司交易许可的知识产权(IP)核实现，提供了一种适用于各种广泛的基于视频的广播、会议和监视产品的高度集成、成本有效的解决方案。 　　Virtex-4器件所具有的高性能能力使赛灵思成为合作的自然之选，因为它为实时H.264解码所需的高度复杂的算法提供了理想的平台，赛灵思FPGA的灵活性可以让4i2i开发完全按产品分类并适合单片 FPGA 器件的IP。
FPGA MPSoC_XCZU4EV驱动HDMI显示彩条（Verilog HDL实现）
04-25
在本项目中，我们主要探讨的是如何利用FPGA MPSoC_XCZU4EV来驱动HDMI显示器，展示彩条。这个技术涉及到多个关键领域，包括FPGA设计、嵌入式系统、数字信号处理以及硬件描述语言Verilog HDL。下面我们将详细地解析这...
Xilinx FPGA MPSOC ZU402 的HDMI 4K@60 H265解码输出（二）HDMI 输出 Petalinux工程
szfpgaer的博客
04-10 859
ZU402相对ZCU106性价比更高，常用的接口，HDMI 4K@60输入输出、12G SDI、千兆以太网，等高速接口一个不少。这章节，演示用ZU402解码rtsp从HDMI输出到显示器显示。输入命令：ln -sf zu402_hdmitx.dtsi system-user.dtsi。7、把生成 的boot.scr BOOT.BIN image.ub复制到TF卡。8、把TF卡插到开发板，掩码拔到SD 卡启动方式。2、把上一章生成的xsa复制到工程目录。9、插入HDMI显示器。14、播放RTSP流。
Xilinx ZU4EV 晶体频率
justdemo的博客
04-28 489
Xilinx ZU4EV 缺省有个 33.333333MHZ 的时钟，给整个系统。 我们板子上贴的 OT322533.3333MJBA4SL 标的参数为 有源晶振 33.3333MHz 1.8V-3.3V ±20ppm SMD3225-4P 我们实际测量得到的频率为 33.333095MHZ 看起来好像差的有点远？ 33.3333MHZ * 20PPM = 33333300 * 20 / 1000000 = 666.666 也就是说，买回来这个晶体的频率在 33333300 ± 666 之间 也就是 33.
基于FPGA视频接口之HDMI2.0编/解码
08-24 1497
为什么要特别说明HDMI的版本，是因为HDMI的版本众多，代表的HDMI速度同样不同，当前版本在HDMI2.1速度达到48Gbps，可以传输4K及以上图像，但我们当前还停留在1080P@60部分，且使用的芯片和硬件结构有很大差别，故将HDMI分为两个部分说明1080@60以下分辨率和4K以上分辨率（HDMI2.0）.
FPGA实现 12G-SDI 视频编解码，支持4K60帧，提供2套工程源码+开发板+技术支持
qq_41667729的博客
12-26 3534
FPGA高端项目：12G-SDI 视频编解码，提供工程源码和技术支持 本文使用Xilinx的7系列Kintex7 UltraScale xcku040-ffva1156-2-e型号的FPGA实现12G-SDI 视频编解码；本设计分为12G-SDI 视频编码和12G-SDI 视频解码两部分，即12G-SDI 视频发送和接收，两个部分功能做在一个工程里；12G-SDI 视频接收过程为：输入摄像头为标准的12G-SDI摄像头，然后接入专用的SDI转接板，接口为FMC，转接板插在FPGA开发板的FMC接口上；然后调
Xilinx FPGA MPSOC ZU402 的HDMI 4K@60 H265解码输出（一）HDMI 输出Vivado工程
szfpgaer的博客
04-08 1209
2.高质量的 4Kp60 H.265/H.265 编码/解码：VCU 提供高质量的 Main Profile level 5.1 的 4Kp60 H.265/H.265 编码/解码功能。3.高性能的 4Kp60 H.264/H.264 编码/解码：VCU 在 BP/MP/HP level 5.2 下提供高性能的 4Kp60 H.264/H.264 编码/解码功能。1.多标准编码/解码支持：支持高级视频编码 (AVC) H.264 和高效率视频编码 (HEVC) H.265 等多种视频编码/解码标准。
FPGA MPSOC-5EV高速摄像机+专业显示器功能之 硬件开发总结记录
qq_29479697的博客
06-20 980
MPSOC-FPGA开发之硬件开发，我是用5EV,开发一个带HDMIL2.0输入输出显示功能，有6路12G-SDI输入输出显示一个专业显示器。
Xilinx Zynq UltraScale+ MPSoC VCU ROI Demo跑
kanojoy的博客
05-30 3862
一、前言 ZU7EV系列MPSoC集成了硬件视频编解码IP VCU，可进行H264/H265视频编解码。Xilinx提供了VCU参考TRD，此外，还提供了一个VCU+DPU的参考设计：Zynq UltraScale MPSoC VCU TRD。该wiki提供了2个下载地址，其中带v1.0是较新的（https://www.xilinx.com/member/forms/download/eula-xef.html?filename=vcu_roi_2019.2_v1.0.zip）。 整体框图如下：PL接收
FPGA MPSoC_XCZU4EV最小系统工程搭建教程
本文档详细介绍了如何使用Xilinx的FPGA MPSoC（多核处理器SoC）系列中的XCZU4EV型号来实现并搭建一个最小系统工程，并且说明了整个过程是通过Vitis平台完成的。Vitis是Xilinx推出的统一软件平台，用于简化软件开发...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值