海思Hi3511芯片参数和工作原理介绍

Hi3511芯片参数

处理器系统：

Hi3511/Hi3512处理器系统是基于高性能的ARM926EJ-S处理器平台搭建，处理器系统主要包含以下几个部分：

ARM926 处理器：Hi3511/Hi3512 集成高性能的 ARM926EJ-S 处理器，作为整个系统的主控 CPU（Central Processing Unit），协同硬件加速器一起完成音视频编解码功能以及系统调度操作。处理器内嵌 16KB 指令 cache 和 16KB 数据 cache，内嵌2KB 指令紧耦合存储器 ITCM（Instruction Tightly-Coupled Memory），工作频率可以达到 270MHz。

直接存储器访问控制器：DMAC（Direct Memory Access Controller）直接在存储器和外设之间、外设和外设之间、存储器和存储器之间进行数据传输。

中断系统模块：为系统提供中断管理功能。支持 32 个中断源。

时钟模块：为整个系统提供时钟管理。包括芯片主时钟管理、各个模块的门控时

钟管理。

复位模块：复位模块对整个系统的复位、各功能模块的复位进行统一的管理，包括：上电复位的管理和控制，系统软复位、功能模块单独软复位控制。

时钟模块：Timer 单元提供 2 组 Dual-Timer，每组 Dual-Timer 提供 2 个独立的计时器。
看门狗模块：看门狗用于系统异常情况下，复位整个系统。
实时时钟：用于实现时间显示和定时报警功能。RTC（Real Time Clock）可独立供电。

系统控制器：系统控制器模块提供了控制系统运行的手段，它控制系统运行的模式，监控系统运行状态，管理系统中的重要模块（如时钟、复位、管脚复用等），完成对外设的某些功能的配置。

图形处理：

Hi3511/Hi3512 图形处理模块对视频输入图像或者视频输出图像进行加工处理，使其达到更好的图形显示效果。图形处理主要功能如下：
支持图像色彩和对比度增强功能。
支持图像去噪功能。
支持图形缩放功能，不超过 8 倍的任意大小的缩放功能。
支持前后 OSD（On Screen Display）图像叠加功能，支持 4 个区域的视频遮挡功能。
支持图像抗闪烁功能。
支持 2D 硬件加速。

视频编解码处理：

Hi3511/Hi3512 集成高性能的 H.264/JPEG 硬件编码器和解码器，主要特点如下：

H.264 Main Profile @ Level 3 编解码
H.264 BaseLine @ Level 3 编解码
JPEG/MJPEG Baseline 编解码
支持大小码流编码
 − 大码流最大 60fps@D1 或 240fps@CIF
 − 小码流最大支持 60fps@CIF
 − 大小码流可分别选择 H.264 和 MJPEG 协议
H.264 单独编码、单独解码最大支持 75fps@D1 或 300fps@CIF，同编同解最大支持 30fps@D1 120fps@CIF
MJPEG/JPEG 最大支持 300 万像素的编码，帧率 5fps
H.264 支持 CBR/VBR 码率控制，16kbit/s～20Mbit/s
支持编码前处理：Deinterlace、时域滤波、前端 OSD、运动检测

加解密引擎：
加解密引擎集成 AES（Advanced Encryption Standard）/DES（Data Encryption
Standard）/3DES 多种加解密算法以及数字水印加解密技术，主要特点如下：
DES/3DES 和 AES 算法符合 FIPS46-3/FIPS 197 标准，DES/3DES 和 AES 的工作模式均符合 FIPS -81/NIST special800-38a 标准。
数字水印技术。

存储控制器接口
系统提供 DDR2 SDRAM（Synchronous Dynamic Random Access Memory）控制器、扩展总线、SMI（Static Memory Interface）控制器接口，主要特点如下：
DDRC（Double Data-Rate Controller）
提供 1 个片选的 DDR2 接口，兼容数据位宽为 16bit 和 32bit 的 DDR2 SDRAM。
 − 16bit DDR2 SDRAM 最大支持 256MB 存储器空间
 − 32bit DDR2 SDRAM 最大支持 512MB 存储器空间
SMI 控制器
 − 8 bit 数据位宽
 − 2 个片选
 − 每个片选最大支持 32MByte

以太网接口：
以太网接口 ETH（Ethernet MAC）模块实现网络接口数据的接收和发送，主要特点如下：
工作在 10Mbit/s 或者 100Mbit/s。
支持全双工或者半双工工作模式，提供 MII（Media Independent Interface）接口。
提供可配置的 2 个 DMAC 地址过滤表。
提供使用本机 MAC（Media Access Control）地址进行帧过滤。
对网口的帧进行选择过滤接收。
提供流量限制功能。

视频接口：

视频接口（以 Hi3511 为例）包括 4 个视频输入接口和 1 个视频输出接口：
视频输入接口：
 − 支持 4 个 BT.656 YCrCb 4:2:2 接口（其中 2 个支持 BT.601 接口），8bit 接口，每个接口可以支持 2 路 BT.656 复用视频输入。
 − 支持 1 路 SMPTE296M 720P 高清信号输入，Y/C 4:2:2，16bit。
 − 支持 2 路数字 camera 接口。
视频输出接口：1 路 BT.656 接口。

音频接口：
音频输入输出接口 SIO（Sonic Input/Output）包括 2 个 I2S（Inter-IC Sound）音频接口，支持 8/16/32 位采样位宽，采样率可配置（4KHz～48KHz），每个 I2S 音频接口可以满足 8 路音频数据信号的输入。

MMC/SD/SDIO 控制器：
MMC（Multi-media Card）/SD（Secure Digital）/SDIO（Secure Digital Input/Output）控制器用来处理对 SD/MMC 存储卡的读写等操作，并可以通过 SDIO 协议实现对扩展外设（如 Blue Tooth、WiFi 等）的支持。MMC/SD/SDIO 控制器可以控制符合以下协议的设备：
SD mem-version 2.00
SDIO-version 1.10
MMC-version 4.2

PCI ：
Hi3511/Hi3512 PCI（Peripheral Component Interconnect）接口支持主桥（Host Bridge）模式和从桥（Simple Bridge）模式，既可以作为主控制器对外扩展 PCI 设备，也可以作为 PCI 接口的从设备。PCI 支持 33MHz 或者 66MHz，最大支持 5 个 PCI Device。

USB ：
Hi3511/Hi3512 集成了 1 个 USB（Universal Serial Bus） 2.0 OTG（On The Go）接口和
1 个 USB 1.1 HOST 接口。
USB 2.0 OTG：支持 USB 2.0 协议，同时支持 USB 2.0 OTG 补充协议。
 − USB 2.0 OTG 作为设备支持高速（480Mbit/s）和全速(12Mbit/s)。
 − USB 2.0 OTG 作为主机支持高速（480Mbit/s）、全速(12Mbit/s)和低速（1.5Mbit/s）。

USB 1.1 HOST：完全兼容 USB Spec.1.1。
 − 可以支持 USB high speed/full speed/low speed 三种设备。
 − 完全符合 OHCI（Open Host Controller Interface）Rev1.0 规范。

其他外设接口
I2C I2C（The Inter-Integrated Circuit）控制器实现标准 I2C 主从设备功能，兼容 Philips I2C 总线协议，可完成对 I2C 总线上的从设备的数据发送和接收。

UART
UART（Universal Asynchronous Receiver Transmitter）是一个异步串行的通信接口，可以和外部芯片的 UART 对接，实现芯片间的通信。Hi3511/Hi3512 支持 3 个UART 接口。

SSP
SSP（Synchronous Serial Protocol）控制器可以作为一个 master 或 slave 与外部的设备来进行同步串行通信。支持以下通信协议：
 − A Motorola SPI（Synchronous Peripheral Interface）-compatible interface
 − A Texas Instruments synchronous serial interface
 − A National Semiconductor Microwire interface

IR
IR（Infrared Remoter）通过红外接口接收红外数据，可以支持 NEC with simple repeat code、NEC with full repeat code、SONY 和 TC9012 四种数据格式解码，并且具备接收数据错误检测和红外遥控唤醒等功能。

GPIO
Hi3511/Hi3512 最大支持 8 组 GPIO（General Purpose Input/Output），每组 GPIO 提供 8 个可编程的输入输出管脚。GPIO 与其它业务管脚复用。每个管脚可以配置为输入或者输出，用于生成特定应用的输出信号或采集特定应用的输入信号。

硬件特性：
800mW 典型功耗（DVR 应用场景）
支持多级省电模式
0.13µm 工艺，1.2/1.8/3.3 V 芯片供电电压
441 pin TFBGA 封装，0.8mm 管脚间距，19mm×19mm
工作环境温度：–25℃～+85℃

应用场景：
Hi3511/Hi3512（以下框图以 Hi3511 为例）是一款基于 ARM9 处理器内核以及视频硬件加速引擎的高性能通信媒体处理器，具有高集成、可编程、支持 MPEG-4 AVC/H.264和 MJPEG 等多协议的优点，可广泛应用于实时视频通信、数字图像监控等领域。

管脚描述
管脚 I/O 类型说明如表所示。

系统管脚
系统管脚如表所示。

JTAG 管脚
JTAG（Joint Test Action Group）管脚如表所示。

VO 管脚
VO（Video Output）管脚如表所示。

VI 管脚

VI（Video Input）管脚与 GPIO、中断输入、SPI 片选、VI0 和 VI2 的水平同步和垂直同步信号、高清模式下对应 VI 的低两比特数据线存在复用关系，复用信息请参见“2.2.1 VI 管脚复用”。
VI 管脚如表所示。

完整资料，可参考“海思Hi3511／Hi3512 H.264编解码处理器用户指南”