8088微处理器主要引线

本文作于2022.1.27，供本人加深理解

由于8088处理器主要工作在最小模式下，下文以8088工作在最小模式下为例介绍主要引线

8088CPU最小工作模式下的主要引脚信号

可以分为四组：

①完成一次访问内存或接口所需要的主要信号

微处理器读取一条指令的控制过程

1.发出读取数据所在的目标地址（地址信号）
①内存储器单元地址（访问内存）
②I/O接口地址（访问接口）
2.发出读控制信号（控制信号）
3.送出传输的数据（数据信号）

tips：数据在计算机中是广义的，所有计算机能够处理的信息都可以称之为数据，这里包括了指令和指令运算的对象等

因此8088微处理器完成一次访问内存或接口所需要的主要信号就是三大种信号：地址信号、控制信号、数据信号

1.地址信号

对于8088/8086，它们的地址总线宽度都是20位的（宽度即并排的有多少根线）

AD0—AD7：低8位地址和低8位数据信号分时复用。在传送地址信号时为单向，传送数据信号时为双向。

A16--A19：高4位地址信号，与状态信号分时复用。（状态信号暂不了解）

A8—A15 ：8位地址信号

8+8+4=20 即有20位地址信号，能够产生2^20=1M种编码（所以可以管理1M个内存单元）

8位数据信号，能够同时传输8bit二进制码（但8088/8086内部可以同时处理16位二进制码）

2.控制信号（下为主要控制信号）

#WR： 写信号；（#代表低电平有效）
#RD： 读信号；
IO/#M：为“0”表示访问内存，为“1”表示访问接口；
#DEN： 低电平有效时，允许进行读/写操作；（读/写时必须为低电平）
DT/#R：数据收发器的传送方向控制；（低电平时，数据读入，高电平时，数据写出）
ALE： 地址锁存信号；
RESET：复位信号。

例：当#WR=1，#RD=0，IO/#M=0时，
表示CPU当前正在进行读存储器操作

tips：任意时刻#WR和#RD不能两个都是低电平（但可以都是高电平），即不能同时读写

②与外部同步控制信号（READY信号）

一个标准时钟周期是0.2us，完成一次访问内存或者访问接口的标准时间是4个时钟周期（这4个时钟周期也称之为总线周期），如果在4个时钟周期中没有完成，就需要增加时钟周期

当CPU访问内存或接口时，它发出了访问信号，在4个时钟周期里的第三个时钟周期开始检测各个引脚，如果发现READY端为高电平，再送上第四个时钟周期（凑齐4个），访问就结束了；如果发现READY端为低电平，则需要在第三个时钟周期后面插入一个时钟周期（Twait，等待周期），如果再去检查还是低电平则需要继续增加一个等待周期，直到READY为高电平才送上第四个时钟周期

READY信号的作用就是实现CPU与外部部件（内存和接口）同步控制

③中断请求和响应信号

INTR：可屏蔽中断请求输入端
NMI： 非屏蔽中断请求输入端
#INTA：中断响应输出端

可否屏蔽即代表CPU能否忽略（不理睬）这个中断，即NMI输入的比INTR的优先级高

因为INTR输入的中断请求可以忽略，于是根据#INTA的输出来判断是否理睬INTR输入的中断请求

④总线保持和响应信号 

HOLD：总线保持请求信号输入端。当CPU以外的其他设备要求占用总线时，通过该引脚向CPU发出请求。
HLDA：总线保持响应信号输出端。CPU对HOLD信号的响应信号。

正常情况下，外部设备向系统传输数据，需要通过CPU再写入到内存里
系统向外部设备发送数据，需要内存通过CPU再发送到外部设备
但对于一些高速的外部设备，无法忍受中间过程，希望直接将数据直接写到内存或者从内存直接获取，这种方式叫做直接存储器存取，这种情况下总线的控制权力需要由CPU移交给部件，这时候会用到这组信号

8088和8086CPU引线功能比较

①数据总线宽度不同

8088的外部总线宽度是8位，8086为16位。

②访问存储器和输入输出控制信号含义不同

8088——IO/M=0表示访问内存；
8086——IO/M=1表示访问内存。

③其他部分引线功能的区别（不赘述）