2018年06月_Tao_ZT

原创记忆深处有尘埃——Memory Compiler

Memory是大家Floorplan中经常使用到一个器件，而且需要花费不少时间去摆放它。Memory的种类很多，各种类型还分别具有不同的参数。那大家有没有想过，对一个设计...

2018-06-30 15:36:20 20972 2

转载时序分析基本概念介绍<GBA>

今天我们要介绍的时序分析基本概念是GBA分析模式。全称Graph Based Analysis mode.前面文章有介绍的时序分析模式有Single，BC-WC和OCV...

2018-06-30 15:36:20 1855

原创时序分析基本概念介绍<SOCV>

今天我们介绍的时序分析概念是SOCV。也被叫作POCV，全称为Statistic OCV. 这是一种比AOCV更加先进的分析模式。SOCV模式比AOCV更乐观。随着工艺的...

2018-06-30 15:36:20 3513

原创时序分析基本概念介绍<PBA>

今天我们要介绍的时序分析基本概念是PBA分析模式，全称Path Based Analysis Mode.和GBA模式相比，PBA要更加乐观，因为它会计算具体哪些路径是实...

2018-06-30 15:36:20 7972 3

原创数字后端基本概念介绍<Placement Halo>

今天要介绍的数字后端概念是Placement Halo，布局晕环。这是大家在floorplan时经常用的一种人为约束。同样可以起到阻止摆放std cell的作用。和blo...

2018-06-30 15:36:20 4306

原创数字后端基本概念介绍<Route Halo>

今天要介绍的数字后端概念是Route Halo，中文名绕线光晕。相比于我们经常使用的placement halo，Route Halo很少用到。其实它也是一种基于cell...

2018-06-30 15:36:20 3434

原创数字后端基本概念介绍<Instance Group>

今天我们要介绍的数字后端概念是Instance group。中文名例化单元组。Instance group可以用来group一些instances, 在做placemen...

2018-06-30 15:36:20 3845

原创时序分析基本概念介绍<OCV>

今天我们要介绍的时序分析概念是on chip variations，简称OCV。OCV会对时序分析提出更严格的要求。那为什么需要OCV呢，因为制造工艺的限制，同一芯片上不...

2018-06-23 21:34:29 1616

原创 Build A City——Floorplan

大家都知道，Floorplan的目的是为了确定模块大小，位置，形状，以及摆放Macro，也就是我们通常见到的随机存储单元RAM、只读存储单元ROM，还有其他IP模块等等。...

2018-06-23 21:34:29 714

原创时序分析基本概念介绍<CPPR>

今天我们要介绍的时序分析概念是CPPR(CRPR)。全称Clock Path Pessimism Removal(Clock Reconvergence Pessimis...

2018-06-23 21:34:29 8237 3

原创时序分析基本概念介绍<Timing Derate>

今天我们介绍的时序分析概念是timing derate. 我们可以称为时序增减因子。我们知道在芯片的生产过程中，由于刻蚀，不同点的温度，金属不均匀，串扰，晶体管沟道长度等...

2018-06-23 21:34:29 10082 5

原创时序分析基本概念介绍<AOCV>

今天我们要介绍的时序分析概念是AOCV。全称Stage Based Advanced OCV。我们知道，在OCV分析过程中，我们会给data path,clock pat...

2018-06-23 21:34:29 1158

原创数字后端基本概念介绍<Port>

今天要介绍的数字后端概念是Port。中文名端口，也被称为Terminal。负责信号的传输。在芯片顶层，Port是信号输入点。如下图所示：而在子模块设计层面，port也被称...

2018-06-23 21:34:29 2288

原创数字后端基本概念介绍<Pad>

今天我们要介绍的数字后端内容是Pad。中文名叫做输入输出接口单元。Pad的放置是比较复杂的，需要考虑印刷版走线，封装形式，供电情况以及内部模块结构。Pad的类型也有很多种...

2018-06-23 21:34:29 2949

原创数字后端基本概念介绍<Net>

今天我们要介绍的数字后端概念是Net。中文名线网，这个是最基本的概念了，对初学者来说，不要把它与wire混淆概念。Net是一个逻辑概念，存在于verilog语言中。线网用...

2018-06-01 23:18:29 2342

原创时序分析基本概念介绍<BC-WC Mode>

今天我们要介绍的时序分析概念是BC-WCMode。由于考虑到芯片运行环境的变化，并且在芯片制作中难以克服的工艺原因造成的Die to Die的参数不同，在原来Singl...

2018-06-01 23:18:29 2758

原创数字后端基本概念介绍<Pin>

今天我们要介绍的数字后端概念是Pin，中文名叫做引脚。在一个设计中，Pin的种类分为好几种。Instance Pin: 器件上的输入输出引脚，负责信号的传送IO pin：...

2018-06-01 23:18:29 5025

原创数字后端基本概念介绍<Wire>

今天我们要介绍的数字后端概念是Wire。需要注意的是，后端工具里面的wire并不是指verilog网表里的wire线型。它是将net物理化的概念，每一条net在后端工具里...

2018-06-01 23:18:29 3479

原创时序分析基本概念介绍<Early, Late Path>

今天我们要介绍的时序分析概念是Late和Early Path。如上图所示：early path就是先到的path，延迟较低。用于hold分析，通常我们也叫作min pat...

2018-06-01 23:18:29 1869

原创空间的艺术——展平式设计与层次化设计

所有芯片的设计跟普通的产品一样，需有一个标准规范化的流程(flow)。然后工程师们按照流程，运行和调试参数来得到一个合格的结果。随着EDA软件的不断发展，新的技术不断涌现...

2018-06-01 23:18:29 856

原创时序分析基本概念介绍<Single Mode>

今天我们要介绍的时序分析概念是Single Mode。这是一种时序分析模式，常用的时序分析模式主要有三种：single mode, BC-WC, OCV。single m...

2018-06-01 23:18:29 1442

Tao_ZT的博客