在clock_init的时候,为什么要将fast bus mode 切换到 asynchronous bus mode ?
判断的条件是 HDIVN 是否是 0 ,这个条件主要判断的是 FCLK:HCLK:PCLK=?
当 HDIVN == 0 的时候,FCLK:HCLK:PCLK = 1:1:1 ,这就是说,如果不是这个比例,HCLK和PCLK的频率就要降低,这个时候我们总线上的频率和CPU的频率就不一样了,所以我们要把总线模式改为异步总线模式。
在clock_init的时候,为什么要将fast bus mode 切换到 asynchronous bus mode ?
判断的条件是 HDIVN 是否是 0 ,这个条件主要判断的是 FCLK:HCLK:PCLK=?
当 HDIVN == 0 的时候,FCLK:HCLK:PCLK = 1:1:1 ,这就是说,如果不是这个比例,HCLK和PCLK的频率就要降低,这个时候我们总线上的频率和CPU的频率就不一样了,所以我们要把总线模式改为异步总线模式。