在clock_init的时候,为什么要将fast bus mode 切换到 asynchronous bus mode ?

clock_init的时候,为什么要将fast bus mode 切换到 asynchronous bus mode ?

判断的条件是 HDIVN 是否是 0 ,这个条件主要判断的是 FCLK:HCLK:PCLK=?

HDIVN == 0 的时候,FCLK:HCLK:PCLK = 111 ,这就是说,如果不是这个比例,HCLKPCLK的频率就要降低,这个时候我们总线上的频率和CPU的频率就不一样了,所以我们要把总线模式改为异步总线模式。

评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值