verilog
关注
分享
扫一扫
tommyjsj
这个作者很懒，什么都没留下…
展开
-
system verilog ，verilog，system C， VHDL，matlab等功能比较 《图》
转载 2012-05-03 17:36:02 · 1146 阅读 · 0 评论 -
FPGA中用verilog分频实现方法
分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如altera 的PLL，Xilinx的DLL.来进行时钟的分频，倍频以及相移。但是对于时钟要求不高的基本设计，通过语言进行时钟的分频相移仍然非常流行，首先这种方法可以节省芯片内部的锁相环资源，再者，消耗不多的逻辑单元就可以达到对时钟操作的目的。另一方面，通过语言设计进行时钟分频，可以看出原创 2012-05-07 22:08:12 · 3349 阅读 · 0 评论