记录自己的学习
文章平均质量分 53
Tony_MPF
好好学习 FPGA
展开
-
第一次写博客,《FPGA学习笔记》
学习FPGA已经有半年了,但是效果不是很明显,主要在与自己没有很大的压力,没有明确的目标,致使仔细学习效率低下,不行!! 以后要坚持写自己的博客,对于学习内容要记录,要坚持完成。之前的计划: 1 入门Verilog ,完成LED流水灯的程序。(已完成) 2 自己尝试 读写ROM的基本控制(IP核)。(已完成) 3 UART的程序设计,此处参考网上例程,基本看懂,但是由于程序注释太少,看原创 2015-11-21 12:33:39 · 1358 阅读 · 1 评论 -
fft蝶型图原理及实现
文章出处转载 2017-02-26 11:10:14 · 2804 阅读 · 0 评论 -
单片机 FPGA DSP
转载:这里写链接内容 这么说吧,ASIC原本就是专门为某一项功能开发的专用集成芯片,比如你看摄像头里面的芯片,小小的一片,集成度很低,成本很低,可是够用了。一个山寨摄像头卖才卖30块,买一片ARM多少钱?后来ASIC发展了一些,称为半定制专用集成电路,相对来说更接近FPGA,甚至在某些地方,ASIC就是个大概念,FPGA属于ASIC之下的一部分。FPGA基本就是高端的CPLD,两者非常接近。我现在转载 2017-01-05 20:48:05 · 541 阅读 · 0 评论 -
simulink(转载)
1.用simlink画的图,在示波器中显示,如何复制到word中(1)告诉你一个办法,在加上示波器的地方加上to workspace改为array,在主窗口中plot。 (2)直接抓过去也行吧,Edit下有copy model选项。2.terminator的用法:终止未连接的输出端口使用Terminator模块去盖住不与其他模块连接的模块的输出。执行仿真时如果有不与输出相连的模块,simulink转载 2016-11-25 10:40:44 · 4524 阅读 · 0 评论 -
原码 反码 补码
在计算机系统中,数值一律用补码来表示和存储。 优点: 1 使用 补码可以将符号位和数值域统一处理。 2 加法和减法可以统一处理。整数补码: 正数的补码是其二进制表示,与原码相同。 负数的补码是将其对应的正二进制表示的所有位取反(包括符号位,0变1,1变0)后加1. [+0]补=[+0]反=[+0]原=00000000已知一个数的补码,求原码的操作其实就是对该补码再求补码: ⑴如果补码的翻译 2016-09-28 22:23:03 · 623 阅读 · 0 评论 -
模拟频率、数字频率、模拟角频率
概念: 模拟频率f:每秒经历多少个周期,单位Hz,即1/s; 模拟角频率Ω:每秒经历多少弧度,单位rad/s; 数字频率w:每个采样点间隔之间的弧度,单位rad。表达式: 模拟频率f: cos(2pi*f*t) 模拟角频率Ω: cos(Ω*t); 数字频率w: cos(w*n)=cos(Ω*n*T) [T为采样间隔时间]。关系: Ω=2pi*f; w =Ω*T转载 2016-08-23 16:20:34 · 1758 阅读 · 0 评论 -
关于UART的学习与应用
1 最近看的FIFO总结一下。 2 因为项目需要,近期需要将UART提上日程。原创 2016-03-09 10:08:34 · 541 阅读 · 0 评论 -
关于学习
最近学习的效率很差,收到了师兄的批评,哎,虽然很气馁,但是师兄说的很对,自己确实是应该抓紧了! 反复思考,自己想出了以下几点:1 **对于遇到的问题,要努力自己去解决问题,而不是一直去依靠别人!**2 学习应该是有自己的主见,不应该因外部原因而打乱自己的计划,要有目标,有计划的学习,及时规划,及时反思。3 无论是看什么东西,要尽量吃透,看懂,而不是模棱两可。抓紧了小兄弟! 加油!原创 2015-11-30 22:31:11 · 373 阅读 · 0 评论 -
近期遇到的一些问题及解决方法(11-24)
1 关于例化的问题,在IP核的例化中,在IP核设置的界面对于各个管脚是大写显示的,但是在例化程序中务必 要小写,否则会报错“cannot find this port in this module”,被这个小问题困扰了挺长时间。2 关于DDS核的补充 在上一篇博文。3 Verilog的学习要减缓了,中心放在考试复习上面。原创 2015-11-24 15:25:12 · 675 阅读 · 0 评论 -
Xiinx中关于DDS IP核 的学习
1 [http://blog.csdn.net/yundanfengqing_nuc/article/details/45058915] 感谢yundanfengqing_nuc的博文。 此链接中,有对IP核设置的基本描述,包括 各参数的定义,输出频率,频率分辨率,相位增量,三个基本参数的描述和公式解释,之后给出一个实例。但是只给出了一种模式,而且对SFDR等只是直接给出,但是并未解释,已经向楼原创 2015-11-21 16:03:33 · 16140 阅读 · 4 评论 -
system verilog总结(转)
Systemverilog 数据类型l 合并数组和非合并数组1)合并数组:存储方式是连续的,中间没有闲置空间。例如,32bit的寄存器,可以看成是4个8bit的数据,或者也可以看成是1个32bit的数据。表示方法:数组大小和位,必须在变量名前指定,数组大小必须是【msb:lsb】Bit[3:0] [7:0] bytes ;2)二维数组和合并数组识别...转载 2018-07-03 16:37:45 · 5775 阅读 · 0 评论