- 博客(8)
- 收藏
- 关注
RSS订阅原创 AD根据Primitives进行敷铜
和TVB操作一样，先选中一个封闭的结构，然后执行TVG（Tools -> Convert -> Create Polygon from Selected Primitives）：执行效果：这样进行不规则形状敷铜的时候就方便多了。...
2018-12-24 17:43:02
2255
1
原创 TL431稳压源结构图
其实就是一个电压源Vref（=2.5V）加上一个运算放大器，网上有很多TL431的应用电路，其实把TL431分解开之后电路就很容易理解了。
2018-12-22 13:00:57
4972
原创 C语言定义 常量/变量 指针数组
例如：struct component{ int a; int b; int c;};struct component s1,s2,s3;struct component * const test1[] = { &s1, &s2, &s3,};const struct component * test...
2018-12-21 11:11:07
2239
原创 Quartus创建自定义IP核 - LED控制IP核
一、前言之前使用Quartus II的Qsys工具软件创建了一个SOPC系统，包含了NIOS II处理器、ROM、RAM、JTAG_UART等IP核，虽然Qsys工具已经提供了非常丰富的IP库，但是有些特殊功能的IP核在Library中是没有的，例如我要控制一个LED屏幕，如果使用单片机控制的话直接使用单片机的IO口控制时序刷新LED屏即可，如果想要使用SOPC，可以在系统上添加一个PIO模块...
2018-12-13 17:14:48
14848
4
原创 Quartus中的Attributes属性
打开一个Verilog文件，在主菜单栏中进入Edit--Insert Template--Verilog HDL--Synthesis Attributes，可以看到Synthesis Attributes下有很多子项，以chip_pin Attribute为例：在Verilog程序中添加chip_pin Attribute属性不会影响Verilog程序的语法和功能，但是在Fitter（P...
2018-12-12 16:25:14
4220
原创 Quartus报错“Can't place multiple pins assigned to pin location Pin_76”
这个错误的字面意思上是Pin_76引脚被分配给多个端口导致了冲突，但是查看Pin Planner发现并没有引脚冲突：点击Pin_76引脚看看引脚属性：General function是Row I/O，Special function是LVDS41p/nCEO，可以看出来Pin_76引脚除了可以作为普通IO口还能是LVDS差分信号，但是我们没有使用LVDS功能。还有一个是nCEO功能...
2018-12-12 13:40:13
6139
原创 Altera FPGA NIOS-II之Hello World
1、什么是NIOS II？NIOS II就是一款CPU，和51、ARM、MIPS、X86的概念是一样的。但是与其他处理器架构相比NIOS II最大的特点是运行在（Intel Altera）FPGA上的软核处理器，说白了就是使用Verilog HDL或者VHDL语言在FPGA内部实现了一个处理器，这是一个庞大的系统，相当于在ARM处理器上编写一个操作系统，所以不是所有人都可以创建一个自己的CPU...
2018-12-11 15:25:14
8761
原创 Altera FPGA开发过程中sof、pof、jic文件的区别
1、sof文件sof文件是编译（分析、综合、布线、生成、时序）过程中生成的一个文件，如下图红圈过程中所示，生成的sof文件是可以直接通过JTAG口下载到FPGA的SRAM中去并直接执行。所以sof文件可以“看成”是raw binary文件，当然还是有区别的，就相当于HEX文件和BIN文件的区别一样，HEX文件和BIN文件可以互相转换。 2、pof文件pof文件和sof文...
2018-12-11 11:12:44
26481
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人